本發明涉及ROM存儲器技術領域，尤其涉及一種ROM陣列及其版圖結構。

背景技術：

只讀存儲器(Read Only Memory，ROM)是一種只能讀出事先所存儲數據的固態半導體存儲器。ROM陣列的面積決定了ROM存儲器的面積，如何減小ROM陣列的面積，或發明出小面積的ROM陣列，成為ROM設計工程師的共同課題。

現有的ROM陣列如圖1所示，ROM陣列中的ROM單元都是選擇某一個相同閾值的MOSFET來設計的，然后再利用金屬線或不同層次之間的連接孔進行編程，圖1中SVT表示常規閾值的ROM單元，這樣得到的ROM單元只能存儲1比特的信息，存在存儲密度低的問題。

技術實現要素：

本發明提供的ROM陣列及其版圖結構，能夠提高ROM單元的存儲密度，減小單比特信息的存儲面積。

第一方面，本發明提供一種ROM陣列，所述ROM陣列被配置為包括多種不同閾值的ROM單元，以使每個ROM單元在編程時被配置為存儲多個比特的信息。

可選地，所述ROM陣列被配置為包括三種或者四種不同閾值的ROM單元，以使所述ROM陣列包括4種存儲狀態的ROM單元，每個ROM單元在編程時被配置為存儲2比特的信息。

可選地，所述ROM陣列被配置為包括三種閾值的ROM單元時，三種閾值的ROM單元配合連接孔的編程，得到4種存儲狀態的ROM單元；

所述ROM陣列被配置為包括四種閾值的ROM單元時，四種閾值的ROM單元分別對應4種存儲狀態的ROM單元。

可選地，所述ROM陣列被配置為包括三種閾值的ROM單元時，任意一種閾值的ROM單元和位線斷開，所存儲的信息配置為11；第一種閾值的ROM單元通過連接孔和位線連接，所存儲的信息配置為10；第二種閾值的ROM單元通過連接孔和位線連接，所存儲的信息配置為01；第三種閾值的ROM單元通過連接孔和位線連接，所存儲的信息配置為00；

所述ROM陣列被配置為包括四種閾值的ROM單元時，每種閾值的ROM單元均通過連接孔和位線連接，第一種閾值的ROM單元所存儲的信息配置為11，第二種閾值的ROM單元所存儲的信息配置為10，第三種閾值的ROM單元所存儲的信息配置為01，第四種閾值的ROM單元所存儲的信息配置為00。

可選地，所述ROM單元為N型MOSFET。

第二方面，本發明提供一種ROM陣列的版圖結構，包括多個閾值標識層及一個連接孔標識層，其中，所述閾值標識層用于指示所述ROM陣列中不同ROM單元的閾值，所述連接孔標識層用于指示所述ROM陣列中不同ROM單元和位線的連接情況。

本發明提供的ROM陣列及其版圖結構，所述ROM陣列被配置為包括多種不同閾值的ROM單元，從而使得ROM陣列中的ROM單元具有多種存儲狀態，也就是說，每個ROM單元能存儲多個比特的信息，與現有技術相比，提高了ROM單元的存儲密度，減小了單比特信息的存儲面積。對于同樣的存儲信息量來說，ROM陣列中的ROM單元個數減少，進而減小了ROM陣列的面積。

附圖說明

圖1為現有的ROM陣列的結構示意圖；

圖2為本發明的ROM陣列的一個實施例的結構示意圖；

圖3為本發明的ROM陣列的另一個實施例的結構示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

本發明實施例提供一種ROM陣列，所述ROM陣列被配置為包括多種不同閾值的ROM單元，以使每個ROM單元在編程時被配置為存儲多個比特的信息。

如圖2所示，為本發明的ROM陣列的一個實施例，該ROM陣列被配置為包括三種不同閾值的ROM單元，各種閾值的ROM單元采用同類型的N-MOSFET，分別記為HVT、SVT和LVT，其中，HVT表示高閾值的ROM單元，SVT表示常規閾值的ROM單元，LVT表示低閾值的ROM單元，HVT的飽和電流為100uA，SVT的飽和電流為200uA，LVT的飽和電流為300uA。

本發明實施例將ROM單元的閾值定義層次作為編程符號，用作信息編程。選擇高閾值、常規閾值、低閾值三種閾值標識層作為編程層次，再配合連接孔(或金屬線)的編程，可以形成4種存儲狀態的ROM單元，編成2比特的信息：

1)沒有連接孔，任意一種閾值的ROM單元和位線斷開，此時ROM單元所存儲的信息配置為11，飽和電流為0uA；

2)有連接孔，高閾值的ROM單元HVT通過連接孔和位線連接，此時HVT所存儲的信息配置為10，飽和電流為100uA；

3)有連接孔，常規閾值的ROM單元SVT通過連接孔和位線連接，此時SVT所存儲的信息配置為01，飽和電流為200uA；

4)有連接孔，低閾值的ROM單元LVT通過連接孔和位線連接，此時LVT所存儲的信息配置為00，飽和電流為300uA。

因為ROM單元開啟后，對位線產生的下拉電流有4種可能：11為0uA，10為100uA，01為200uA，00為300uA，所以不能用傳統的一個靈敏放大器來讀取信息。需要3個靈敏放大器來讀取信息，3個靈敏放大器的參考基準不一樣。以電流為例，需要50uA，150uA，250uA三個電流作為參考基準，用作3個靈敏放大器的參考基準。當位線上傳來存儲單元信息的時候，通過3個靈敏放大器的參考基準電流分別比較并放大信息，可以讀出ROM單元中存儲的2比特存儲信息。

當位線下拉電流<50uA時，為11；

當50uA

當150uA

當250uA

另外的，如圖3所示，為本發明的ROM陣列的另一個實施例，該ROM陣列被配置為包括四種不同閾值的ROM單元，各種閾值的ROM單元采用同類型的N-MOSFET，分別記為HVT、SVT、LVT和ULVT，其中，HVT表示高閾值的ROM單元，SVT表示常規閾值的ROM單元，LVT表示低閾值的ROM單元，ULVT表示超低閾值的ROM單元，HVT的飽和電流為100uA，SVT的飽和電流為200uA，LVT的飽和電流為300uA，ULVT的飽和電流為400uA。

本發明實施例通過四種不同閾值的ROM單元，可以形成4種存儲狀態的ROM單元，編成2比特的信息：

1)有連接孔，高閾值的ROM單元HVT通過連接孔和位線連接，此時HVT所存儲的信息配置為11，飽和電流為100uA；

2)有連接孔，常規閾值的ROM單元SVT通過連接孔和位線連接，此時SVT所存儲的信息配置為10，飽和電流為200uA；

3)有連接孔，低閾值的ROM單元LVT通過連接孔和位線連接，此時LVT所存儲的信息配置為01，飽和電流為300uA；

4)有連接孔，超低閾值的ROM單元ULVT通過連接孔和位線連接，此時ULVT所存儲的信息配置為00，飽和電流為400uA。

同樣地，讀取存儲信息時，需要3個靈敏放大器來讀取信息，3個靈敏放大器的參考基準不一樣。以電流為例，需要150uA，250uA，350uA三個電流作為參考基準，用作3個靈敏放大器的參考基準。當位線上傳來存儲單元信息的時候，通過3個靈敏放大器的參考基準電流分別比較并放大信息，可以讀出ROM單元中存儲的2比特存儲信息。

當位線下拉電流<150uA時，為11；

當150uA

當250uA

當350uA

需要說明的是，上面兩個實施例中，每個ROM單元存儲2比特的存儲信息，理論上每個ROM單元還能存儲更多比特的存儲信息，例如，當ROM陣列中的ROM單元具有8種存儲狀態時，每個ROM單元存儲3比特的存儲信息。另外，本發明的ROM陣列中，對于ROM單元的具體結構不作特別要求，適用于各種類型的ROM單元，減小ROM陣列的面積。

由上述可知，本發明實施例提供的ROM陣列，所述ROM陣列被配置為包括多種不同閾值的ROM單元，從而使得ROM陣列中的ROM單元具有多種存儲狀態，也就是說，每個ROM單元能存儲多個比特的信息，與現有技術相比，提高了ROM單元的存儲密度，減小了單比特信息的存儲面積。對于同樣的存儲信息量來說，ROM陣列中的ROM單元個數減少，進而減小了ROM陣列的面積。

本發明實施例還提供一種ROM陣列的版圖結構，包括多個閾值標識層及一個連接孔標識層，其中，所述閾值標識層用于指示所述ROM陣列中不同ROM單元的閾值，所述連接孔標識層用于指示所述ROM陣列中不同ROM單元和位線的連接情況。

如果連接孔參與編程，有或沒有連接孔的版圖不一樣，但依然使用一個連接孔標識層；如果連接孔不參與編程，則每一個ROM單元都有連接孔和位線連接，使用一個連接孔標識層。

按照上述版圖結構生成ROM陣列時，采用下面的步驟：

根據多個所述閾值標識層對所述ROM陣列中的ROM單元進行多次閾值注入，以形成不同閾值的ROM單元；

根據所述連接孔標識層生產連接孔，得到編程之后的ROM陣列。

以上所述，僅為本發明的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護范圍之內。因此，本發明的保護范圍應該以權利要求的保護范圍為準。

總結

以上是生活随笔為你收集整理的matlab结构阵列设计,ROM阵列及其版图结构的制作方法的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。