部分核心verilog代碼

shint小波變化部分：

`timescale 1ns/10ps

module SPIHT_code(
                  i_clk,
                        i_rst,
                        i_images1,
                        i_images2,
                        o_dout,
                        o_SPIHT
                        );

input          i_clk;
input          i_rst;
input    [15:0]i_images1;
input    [15:0]i_images2;
output[1:0]o_dout;
output[15:0]o_SPIHT;

wire    [5:0]    wDataPath;
wire           wLL3_Done;
wire    [1:0]    wDone;
wire    [2:0]    wPass;
wire           set_datapath,set_ll3;
wire    [17:0]address_datapath,address_ll3;

delays delays_u(
                .i_clk   (i_clk),
                     .i_rst   (i_rst),
                     .i_R     (wDataPath[5]),
         

總結(jié)

以上是生活随笔為你收集整理的基于小波shint/DCT编码压缩解压缩的FPGA实现的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。