這里介紹了Dianmond的仿真、debug的操作

1.仿真

如下，右擊input files>add>new files打開輸入文件創(chuàng)建窗口，創(chuàng)建verilog的testbench文件，并編輯輸入相應(yīng)仿真文件代碼。

仿真文件編輯完成后，點擊如下圈出的按鈕，進(jìn)入simulation wizard

窗口

?點擊next。

如下進(jìn)入仿真工程創(chuàng)建窗口，填寫相應(yīng)參數(shù)，點擊next

如下，選擇仿真方式。點擊next

?自動添加仿真的源文件，點擊next

?點擊next

?點擊finish 會 自動打開modelsim軟件，運行仿真，查看波形

?

2.debug

如下，在快捷工具欄中，如下劃圈所示是創(chuàng)建運行debug核的按鈕，1為reveal?inserter用來創(chuàng)建一個debug核，2為reveal?anaylzer用來運行分析debug，這兩個按鈕在Tools欄中也能找到。

?如下，點擊按鈕1，進(jìn)入debug核的創(chuàng)建窗口，將左側(cè)中的需要抓取的信號拖到Trace下，再將下方采樣參數(shù)填寫好，再切換到觸發(fā)設(shè)置窗口（如下圖圈出所示）

如下，進(jìn)入觸發(fā)方式配置窗口后，在Trigger Unit 一欄中雙擊相應(yīng)框格填入相應(yīng)參數(shù);Triggeer Expression 一欄中的“Expression”框格填入相應(yīng)的Trigger Unit的名字。

配置完debug核后CRTL+S進(jìn)行保存，會彈出保存窗口，填寫名字、目錄后點擊OK。接著將建立的debug文件導(dǎo)入設(shè)計中，右擊Debug Files>add>exsitsing files,選擇剛剛建立好的debug文件.rvl。

?創(chuàng)建debug并導(dǎo)入到設(shè)計中后，重新運行process生成bit文件,并燒寫程序。燒寫完成后，點擊reveal?analyzer按鈕，彈出建立reveal?analyzer文件的對話框，如下。點擊Create a new file ，填寫名稱并點擊Detect、Scan，完成器件的檢測掃描，點擊Browse，載入創(chuàng)建的debug文件。點擊Ok。

打開debug抓圖界面，可以對波形抓取顯示進(jìn)行配置，點擊底部的LA Waveform，可以切換到波形顯示界面。

?

點擊開始按鈕，抓取波形?

?

?

?

?

總結(jié)

以上是生活随笔為你收集整理的Lattice FPGA 开发工具Diamond使用流程总结——仿真+debug的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。