Xilinx和Altera的FPGA的對比

[原創(chuàng)文章，轉(zhuǎn)載請注明出處tengjingshu]

老板布置了一個任務：搞一個符合要求的DDS(直接數(shù)字頻率合成)，其中要求DDS存儲波形的ROM地址要48位，天啊，這可是2的48次這么多個byte，FPGA有這么多空間嗎？于是我就比較了一下Xilinx和Altera的FPGA邏輯資源。

(其實DDS中存儲波形數(shù)據(jù)的ROM地址為沒必要搞到48位，正弦波形間隔兩位的數(shù)據(jù)差不了多少可以省了很多步長，加上其實只要存儲1/4正弦波波形的數(shù)據(jù)既可，所以地址位可以減少到12位)。

要比較Xilinx和Altera的FPGA，就要清楚兩個大廠FPGA的結構，由于各自利益，兩家的FPGA結構各不相同，參數(shù)也各不相同，但可以統(tǒng)一到LUT(Look-Up-Table)查找表上。

關于兩家FPGA的結構，可以參考：

我?guī)熃阌玫氖茿ltera的Cyclone II系列的EP2C35，我用的是Xilinx的Spartan-3E系列的XC3S500E?？梢詤⒖糄atasheet。

Cyclone II

Spartan-3E

其中Altera的LEs和Xilnx的CLB(Slice)【其中1 Slices="1" CLB】對應于LUT的結構。

Altera

從LEs的結構可以知道 1 LEs = 1 LUT

Xilinx

下圖是1 Slice的結構，從Slice的結構可以看到1 Slice = 2 LUT =4 CLB

從而可以知道Xilinx和Altera FPGA邏輯資源的對應關系：

(為了統(tǒng)一度量衡(感覺像QSH一樣)，業(yè)界一般會歸結到BLM(Basic Logic Module)

1 BLM＝1 LUT4(四輸入查找表)＋DFF(D觸發(fā)器)

1 BLM＝0.5 Slice(Xilinx)=1 LE(Altera)=2.25 Tile(Actel)

于是就可以知道Altera的Cyclone II系列的EP2C35有33216個LUT，我用的是Xilinx的Spartan-3E系列的XC3S500E有9312個LUTL 嗚嗚……

加上EP2C35還有4個PLL，我的XC3S500E就跟比不上了

參考資料：

總結

以上是生活随笔為你收集整理的altera fpga大小如何衡量_【转】Xilinx和Altera的FPGA的对比的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。