現在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度
　　比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用
　　注意事項。
　　TTL：Transistor-Transistor Logic 三極管結構。
　　Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
　　因為2.4V與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白白增大系統功耗，還會影響速度。
　　所以后來就把一部分“砍”掉了。也就是后面的LVTTL。
　　LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。
　　3.3V LVTTL：
　　Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
　　2.5V LVTTL：
　　Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
　　更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。
　　TTL使用注意：TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是
內部認為是高電平。要下拉的話應用1k以下電阻下拉。TTL輸出不能驅動CMOS輸入。
　　CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
　　相對TTL有了更大的噪聲容限，輸入阻抗遠大于TTL輸入阻抗。對應3.3V LVTTL，出現了LVCMOS，可以與3.3V
的LVTTL直接相互驅動。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS結構內部寄生有可控硅結構，當輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)
時，電流足夠大的話，可能引起閂鎖效應，導致芯片的燒毀。

ECL：Emitter Coupled Logic 發射極耦合邏輯電路(差分結構)

ECL門電路
　　優點：由于TTL門中BJT工作在飽和狀態，開關速度受到了限制。只有改變電路的工作方式，從飽和型變為非飽和型，才能從根本上提高速度。ECL門就是一種非飽和型高速數字集成電路，它的平均傳輸延遲時間可在2ns以下，是目前雙極型電路中速度最快的。
　　 缺點：ECL門的速度快，常用于高速系統中。它的主要缺點是制造工藝要求高，功耗大，抗干擾能力弱。而且由于輸出電壓為負值，若與其他門電路接口，需用專門的電平位移電路。
　　ECL電路是射極耦合邏輯(Emitter Couple Logic)集成電路的簡稱,與TTL電路不同,ECL電路的最大特點是其基本門電路工作在非飽和狀態.所以,ECL電路的最大優點是具有相當高的速度.這種電路的平均延遲時間可達幾個毫微秒甚至亞毫微秒數量級,這使得ECL集成電路在高速和超高速數字系統中充當無以匹敵的角色. 電路結構及工作原理
　　

　　與其它數字集成電路一樣,ECL集成電路的邏輯功能也可以歸結為基本門。
　　電路的工作過程.ECL集成電路的基本門為一對差分管對,其電路形式如下圖所示:

　　
　　圖中,第I部分為基本門電路,完成“或/或非”功能;第II部分為射極跟隨器,完成輸出及隔離功能;第III部分為基準源電路,具有溫度補償功能.
　　ECL集成電路的工作特點
　　1.在正常工作狀態下,ECL電路中的BJT（雙極結型晶體管）工作在截止區或線性區,為非飽和邏輯.集電極電位總高于基極電位,這就避免了BJT因工作在飽和狀態而產生的存儲電荷問題.
　　2.邏輯電平（表示數字電壓的高、低電平）的電壓擺幅小,輸入電壓變化ΔV1≈1V(-1.85~-0.81V),集電極輸出電壓變化ΔVO≈0.85V(-1.75~-0.9V),高低電平的電壓差值已經小到只能區分BJT的導通和截止兩種狀態.集電極輸出電壓的變化小,這不僅有利于電路的轉換,而且可采用很小的集電極電阻Rc.因此,ECL門的負載電阻總是在幾百歐的數量級,使輸出回路的時間常數比一般飽和型電路小,有利于提高開關速度.但邏輯擺幅小,對抗干擾能力不利.
　　3.由于單元門的開關管對是輪流導通的,對整個電路來講沒有“截止”狀態,所以單元電路的功耗較大.
　　4.從電路的邏輯功能來看,ECL集成電路具有互補的輸出,這意味著同時可以獲得兩種邏輯電平輸出,將大大簡化邏輯系統的設計.
　　5.ECL集成電路的開關管對的發射極具有很大的反饋電阻,又是射極跟隨器輸出,所以這種電路具有很高的輸入阻抗和低的輸出阻抗.射極跟隨器輸出同時還具有對邏輯信號的緩沖作用.
總結:ECL門的速度快,常用于高速系統中.它的主要缺點是制造工藝要求高,功耗大,抗干擾能力弱.而且由于輸出電壓為負值,若與其他門電路接口,需用專門的電平位移電路. 雙極型邏輯門電路除了TTL和ECL之外,尚有集成注入邏輯門電路(IIL或I2L)和高閥值邏輯門電路(HTL).IIL電路由于它的電路簡單,易于在硅片上實現高集成度的器件,因而在大規模和超大規模集成電路中得到應用.由于它的高、低電平電壓差值很小,抗干擾能力較差,因而這種門電路的推廣受到限制.至于HTL電路,雖然它有較強的抗干擾能力,但它的功耗大,開關速度也不高,已不生產,為CMOS電路所取代.

　　Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
　　速度快，驅動能力強，噪聲小，很容易達到幾百M的應用。但是功耗大，需要負電源。為簡化電源，出現了
PECL(ECL結構，改用正電壓供電)和LVPECL。
　　PECL：Pseudo/Positive ECL
　　Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
　　LVPELC：Low Voltage PECL
　　Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
　　ECL、PECL、LVPECL使用注意：不同電平不能直接驅動。中間可用交流耦合、電阻網絡或專用芯片進行轉換。
以上三種均為射隨輸出結構，必須有電阻拉到一個直流偏置電壓。(如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。)
前面的電平標準擺幅都比較大，為降低電磁輻射，同時提高開關速度又推出LVDS電平標準。
　　LVDS：Low Voltage Differential Signaling
　　差分對輸入輸出，內部有一個恒流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電
阻(并在差分線上靠近接收端)轉換為±350mV的差分電平。
　　LVDS使用注意：可以達到600M以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm)。
100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。 下面的電平用的可能不是很多，篇幅關系，只簡單做一下介紹。如果感興趣的話可以聯系我。
　　CML：是內部做好匹配的一種電路，不需再進行匹配。三極管結構，也是差分線，速度能達到3G以上。只能
點對點傳輸。
　　GTL：類似CMOS的一種結構，輸入為比較器結構，比較器一端接參考電平，另一端接輸入信號。1.2V電源供
電。
　　Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
　　PGTL/GTL+：
　　Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
　　HSTL是主要用于QDR存儲器的一種電平標準：一般有V?CCIO=1.8V和V??CCIO=1.5V。和上面的
　　GTL相似，輸入為輸入為比較器結構，比較器一端接參考電平(VCCIO/2)，另一端接輸入信號。對參考電平
要求比較高(1%精度)。
　　SSTL主要用于DDR存儲器。和HSTL基本相同。V??CCIO=2.5V，輸入為輸入為比較器結構，比較器一
端接參考電平1.25V，另一端接輸入信號。對參考電平要求比較高(1%精度)。
　　HSTL和SSTL大多用在300M以下。
　　RS232和RS485基本和大家比較熟了，只簡單提一下：
　　RS232采用±12-15V供電，我們電腦后面的串口即為RS232標準。+12V表示0，-12V表示1?？梢杂肕AX3232
等專用芯片轉換，也可以用兩個三極管加一些外圍電路進行反相和電壓匹配。
　　RS485是一種差分結構，相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米。

總結

以上是生活随笔為你收集整理的常用电平标准(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。