高速PCB常见问题
PCB常見問題
基礎參數：
過孔：內徑8mil/0.2mm 外徑一般是內徑的兩倍16mil/0.4mm。如果是0.5mm的焊盤就使用8~14mil的過孔，其他地方一般使用10mil就可以。
線寬：3.5mil/0.09mm
線縫：3.5mil/0.09mm 分割平面的間隙一般為10~20mil
1、LDO和DC電路的區別
https://zhuanlan.zhihu.com/p/349162261
LDO：LOW DROPOUT VOLTAGE LDO
(是low dropout voltage regulator的縮寫，整流器)，低壓差線性穩壓器，故名思意，為線性的穩壓器，僅能使用在降壓應用中，也就是輸出電壓必需小于輸入電壓。
優點：穩定性好，負載響應快，輸出紋波小。
缺點：效率低，輸入輸出的電壓差不能太大。負載不能太大，目前最大的LDO為5A(但要保證5A的輸出還有很多的限制條件)
DC/DC：直流電壓轉直流電壓。嚴格來講，LDO也是DC/DC的一種，但目前DC/DC多指開關電源，具有很多種拓撲結構，如BUCK，BOOST等。
優點：效率高，輸入電壓范圍較寬。
缺點：負載響應比LDO差，輸出紋波比LDO大。
LDO電路的擺放位置可以盡量靠近負載，而DC芯片則應該盡量擺放在電源區域內，在
2、內層電路的電流大小減半
3、在布局時候去耦電容應該盡量靠近芯片
4、PLL鎖相環
http://www.elecfans.com/analog/20171111578043.html
鎖相環 （phase locked loop），顧名思義，就是鎖定相位的環路。學過自動控制原理的人都知道，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環跟蹤電路。
在布局時，器件靠近主芯片的位置的順序：去耦電容優先于時鐘電路優先于鎖相環電路
5、差分信號
有效抑制共模信號，同時對外加誒的電磁干擾也小。
差分信號線必須是等長、等寬、密切靠近且在同一層面的兩根線。（為了保證兩路信號的賦值變化相同）。
可以使用反相器形成兩路幅值相同，相位相反的信號。
差分信號的長度誤差在5mil之內
6、共模信號與差模信號 共模濾波器
共模信號與差模信號（差分信號）
7、共模濾波器
共模濾波器通常采用鐵氧體磁心，雙線并繞。 低差模噪聲信號抑制干擾源，在高速信號中難以變形。 雜訊抑制對策佳，高共模噪音抑制和低差模噪聲信號抑制。
8、模擬信號
運算放大器屬于模擬信號，模擬信號的連線要盡可能的粗短
晶體震蕩的過程一般當作模擬信號處理，需要加粗，一般至少8~10mil即可。
9、多層PCB的電源層
電源層上，不同的電壓之間的間隔在20mil以上。
根據電壓差大小確定一個平面上不同電源模塊之間的間隙。比如5V電源和1.5V電源之間的壓差為3.5V，根據每1V電壓差增加5mil的距離可得3.5mil*5mil=17.5mil。一般情況下保持10~15mil即可
10、阻抗匹配
總算有人講明白了什么是特性阻抗什么是阻抗匹配
11、差分線和單分線
差分線走線和差分線等長處理
差分線的正向信號為P，反向信號標號為N
差分線用通俗的話講，用兩條平行的、等長的走線傳輸相位差180度的同一信號。說白了，就是一根線傳輸正信號，一根線傳輸負信號。正信號減去負信號，得到2倍強度的有用信號。而兩根線路上的干擾信號是一樣的，相減之后干擾信號就沒了。
12、BGA
BGA的全稱是Ball Grid Array（球柵陣列結構的PCB），它是集成電路采用有機載板的一種封裝法。它的特點有：①封裝面積減少；②功能加大，引腳數目增多；③PCB板溶焊時能自我居中，易上錫；④可靠性高；⑤電性能好，整體成本低。有BGA的PCB板一般小孔較多，大多數客戶BGA下過孔設計為成品孔直徑8~12mil，BGA處表面貼到孔的距離以規格為31.5mil為例，一般不小于10.5mil。BGA下過孔需塞孔
球隙在0.8mil的芯片通常使用0.4mil的線寬。
13、FBGA
FBGA是***Fine-Pitch Ball Grid Array***(意譯為"細間距球柵陣列")的縮寫，是細間距球柵陣列。
0.65的球隙使用4mil的線寬和4mil的嫌隙，扇出線一般而實8~16mil的過孔。
14、扇出
PCB扇出(fanout)與數字系統中的概念不同，它可以說指的是一個過程，也就是將某個元器件引腳走出一小段線，再打一個過孔結束(這個過孔通常會連接到平面層，當然也可以是信號線)的這個過程。扇出的概念也許有些初學者并不熟悉，但實際上，每個畫雙面及以上板層的工程師都在用扇出的功能，特別是在旁路電容元器件上用得特別多，通常是手動扇出(也就是手動打孔的意思)，但是對于某些特殊的封裝(如BGA)，密度大，引腳眾多時，使用自動扇出的優勢就非常明顯了，速度快、整齊，深受廣大資深工程師的"喜愛"。
15、跨分割
電源平面或者是地平面的分割會導致平面上的電壓不連續，導致信號線走時，它的參考平面就會從一個電源平面跨越到另一個電源參考平面。這種跨越不同電壓平面的信號線走線就成為跨分割。出現跨時應該改變電源平面的布局，或者把信號線走到不會出現跨分割的區域走線。
16、DRC
DRC，即Design Rule Check設計規則檢查。
? 注意1：信號線不要出現跨分割。
? 注意2：數據線和差分信號線要保持良好的包地。包括不同平面上的包地。
? 注意3：數據線和差分線不能和電源或時鐘信號等強干擾線距離太近。
? 注意4：晶振線路包地，下方不可以走線。
? 注意5：高速信號線是以電壓平面作為返回路徑。
? 注意6：制作check list。
17、mark點
mark點是電路板設計中PCB應用于自動貼片機上的位置識別點。mark點的選用直接影響到自動貼片機的貼片效率。
總結
- 上一篇： Python+阿里云DNS 搭建DDNS
- 下一篇： Codeforces1527B1