地址總線(xiàn)：用來(lái)指出數(shù)據(jù)總線(xiàn)上的源數(shù)據(jù)或目的數(shù)據(jù)在貯存單元的地址，是單向傳輸?shù)?#xff0c;其位數(shù)與存儲(chǔ)單元的個(gè)數(shù)有關(guān)(幾次冪的關(guān)系)

控制總線(xiàn)：用來(lái)發(fā)出各種控制信號(hào)的，對(duì)任意控制線(xiàn)，是單向的；對(duì)與機(jī)器字長(zhǎng)，存儲(chǔ)字長(zhǎng)，存儲(chǔ)單元無(wú)關(guān)系。

3、答：

常用的總線(xiàn)結(jié)構(gòu)有單總線(xiàn)結(jié)構(gòu)，雙總線(xiàn)結(jié)構(gòu)，三總線(xiàn)結(jié)構(gòu)，四總線(xiàn)結(jié)構(gòu)。

① 單總線(xiàn)結(jié)構(gòu)：將CPU，主存，I/O設(shè)備都掛在一組總線(xiàn)上，允許I/O之間或I/O與主存之間直接交換信息。因?yàn)樗械膫魉投纪ㄟ^(guò)這組共享總線(xiàn)，極易形成計(jì)算機(jī)系統(tǒng)的瓶頸，不允許兩個(gè)以上部件在同一時(shí)刻向總線(xiàn)傳輸信息，必然會(huì)影響系統(tǒng)工作效率的提高，其結(jié)構(gòu)圖見(jiàn)課本圖3.2ISA.EISA總線(xiàn)是單總線(xiàn)結(jié)構(gòu)

② 雙總線(xiàn)結(jié)構(gòu)：雙總線(xiàn)結(jié)構(gòu)的特點(diǎn)是將速度較低的設(shè)備從總線(xiàn)上分離出來(lái)，形成主存總線(xiàn)與I/O總線(xiàn)分開(kāi)的結(jié)構(gòu)，見(jiàn)課本圖3.5。途中通道是一個(gè)具有特殊功能的處理器，CPU將一部分功能下放給通道，使其對(duì)I/O設(shè)備具有統(tǒng)一管理的功能，系統(tǒng)的吞吐能力可以相當(dāng)大。如果將不同速率的I/O設(shè)進(jìn)行分類(lèi)，然后將它們連接在不同的通道上，將成為總線(xiàn)結(jié)構(gòu)。

③ 三總線(xiàn)結(jié)構(gòu)：圖3.6：主存總線(xiàn)用于CPU與主存間的傳輸；I/O總線(xiàn)供CPU與各類(lèi)I/O之間傳遞信息，DMA總線(xiàn)用于高速外設(shè)(磁盤(pán)，磁帶等)與主存之間直接交換信息。圖3.7:處理器于高速緩沖存儲(chǔ)器Cache之間怎叫一條局部總線(xiàn)，Cache可以通過(guò)系統(tǒng)總線(xiàn)與主存?zhèn)鬏斝畔?#xff0c;I/O 與主存之間也不必通過(guò)CPU。還有一條擴(kuò)展總線(xiàn)，可以支持相當(dāng)多的I/O設(shè)備。

④四總線(xiàn)結(jié)構(gòu)(見(jiàn)圖3.8)在三總線(xiàn)基礎(chǔ)上，增加一條與計(jì)算機(jī)系統(tǒng)機(jī)密相連的高速總線(xiàn)，這種結(jié)構(gòu)對(duì)高速設(shè)備而言，其自身的工作可以很少依賴(lài)處理器，同時(shí)他們又比擴(kuò)展總線(xiàn)上的設(shè)備更貼近處理器。

4、答：

① 如多個(gè)主設(shè)備同時(shí)要使用總線(xiàn)時(shí)，就由總線(xiàn)控制器的判優(yōu)，仲裁邏輯按一定的優(yōu)先級(jí)順序，確定那個(gè)主設(shè)備能使用總線(xiàn)，只有獲得總線(xiàn)使用權(quán)的主設(shè)備才能開(kāi)始傳送數(shù)據(jù)。

② 常見(jiàn)的集中式總線(xiàn)控制有三種

⑴ 鏈?zhǔn)讲樵?xún)：其特點(diǎn)是只需很少幾根線(xiàn)就能按一定優(yōu)先次序?qū)崿F(xiàn)總線(xiàn)控制，并且很容易擴(kuò)充設(shè)備，但對(duì)電路故障很敏感。

⑵ 計(jì)數(shù)器定時(shí)查詢(xún)：其特點(diǎn)是，計(jì)數(shù)可以從“0”開(kāi)始，此時(shí)設(shè)備的優(yōu)先次序是固定的，計(jì)數(shù)也可以從終止點(diǎn)開(kāi)始，既是一種循環(huán)方式，此時(shí)設(shè)備使用總線(xiàn)的優(yōu)先級(jí)相等，計(jì)數(shù)器的初始值還可以由程序設(shè)置，故優(yōu)先次序可以改變。此外，對(duì)電路故障不如鏈?zhǔn)讲樵?xún)方式敏感，但增加了主控線(xiàn)數(shù)，控制也較復(fù)雜。

⑶ 獨(dú)立請(qǐng)求方式：其特點(diǎn)是：響應(yīng)速度快，優(yōu)先次序控制靈活(通過(guò)程序改變)，但控制線(xiàn)數(shù)量多，總線(xiàn)控制更復(fù)雜。

③ 獨(dú)立請(qǐng)求方式響應(yīng)時(shí)間最快，鏈?zhǔn)讲樵?xún)對(duì)電路故障最敏感。

第四章 思考題與習(xí)題

1．解釋下列概念 主存、輔存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory

2．計(jì)算機(jī)中哪些部件可用于存儲(chǔ)信息，請(qǐng)按其速度、容量和價(jià)格/位排序說(shuō)明。

3．存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次，計(jì)算機(jī)如何管理這些層次？

4．說(shuō)明存取周期和存取時(shí)間的區(qū)別。

5．什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線(xiàn)寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？

6．某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)

編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況。

7．一個(gè)容量為16K?32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？

1K?4位，2K?8位，4K?4位，16K?1位，4K?8位，8K?8位 8．試比較靜態(tài)RAM和動(dòng)態(tài)RAM。

9．什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。 10．半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？

11．畫(huà)出用1024?4位的存儲(chǔ)芯片組成一個(gè)容量為64K?8位的存儲(chǔ)器邏輯框圖。要求將64K

①

分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。 12．設(shè)有一個(gè)64K?8位的RAM芯片，試問(wèn)該芯片共有多少個(gè)基本單元電路(簡(jiǎn)稱(chēng)存儲(chǔ)基元)？

欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿(mǎn)足地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和為最小，試確定這種芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)，并說(shuō)明有幾種解答。

13．某8位微型機(jī)地址碼為18位，若使用4K?4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，

試問(wèn)：

(1)該機(jī)所允許的最大主存空間是多少？

(2)若每個(gè)模塊板為32K?8位，共需幾個(gè)模塊板？ (3)每個(gè)模塊板內(nèi)共有幾片RAM芯片？ (4)共有多少片RAM？

(5)CPU如何選擇各模塊板？ 14．設(shè)CPU共有16根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用MREQ(低電平有效)作訪(fǎng)存控制信號(hào)，RW作讀寫(xiě)命令信號(hào)(高電平為讀，低電平為寫(xiě))。現(xiàn)有下列存儲(chǔ)芯片：

ROM(2K?8位，4K?4位，8K?8位)， RAM(1K?4位，2K?8位，4K?8位)

及74138譯碼器和其他門(mén)電路(門(mén)電路自定)。

試從上述規(guī)格中選用合適芯片，畫(huà)出CPU和存儲(chǔ)芯片的連接圖。要求： (1)最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶(hù)程序區(qū)； (2)指出選用的存儲(chǔ)芯片類(lèi)型及數(shù)量； (3)詳細(xì)畫(huà)出片選邏輯。

15．CPU假設(shè)同上題，現(xiàn)有8片8K?8位的RAM芯片與CPU相連，試回答：

(1)用74138譯碼器畫(huà)出CPU與存儲(chǔ)芯片的連接圖； (2)寫(xiě)出每片RAM的地址范圍；

(3)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片

都有與其相同的數(shù)據(jù)，分析故障原因。

(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線(xiàn)A13與CPU斷線(xiàn)，并搭接到高電平上，將出

現(xiàn)什么后果？

16．反映主存和外存的速度指標(biāo)有何不同？

17．某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪(fǎng)

存速度提高到8倍，可采取什么措施？畫(huà)圖說(shuō)明。

18．什么是“程序訪(fǎng)問(wèn)的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪(fǎng)問(wèn)的局部性原理？ 19．計(jì)算機(jī)中設(shè)置Cache的作用是什么？能不能把Cache的容量擴(kuò)大，最后取代主存，為什

么？

20．Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開(kāi)又有什么好處？ 21．設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一

個(gè)四路組相聯(lián)映象(即 Cache 每組內(nèi)共有4個(gè)字塊)的Cache組織，要求： (1)畫(huà)出主存地址字段中各段的位數(shù)；

(2)設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2、…… 99號(hào)單元讀出100個(gè)字(主存一次讀出一個(gè)字)，并重復(fù)按此次序讀8次，問(wèn)命中率是多少？

(3)若Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache相比，速度約提高多少

①

將存儲(chǔ)器分成若干個(gè)容量相等的區(qū)域，每一個(gè)區(qū)域可看作一個(gè)頁(yè)面。

倍?

22．簡(jiǎn)要說(shuō)明提高訪(fǎng)存速度可采取那些措施？

23．畫(huà)出NR、NRZ、NRZ1、PE、FM寫(xiě)入數(shù)字串1011001的寫(xiě)入電流波形圖。 24．以寫(xiě)入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫(xiě)電流波形圖。

25．畫(huà)出調(diào)相制記錄01100010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢(shì)、同步脈沖及讀出代碼等

幾種波形。

26．磁盤(pán)組有六片磁盤(pán)，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22cm，外徑33cm，道密度為

40道/cm，內(nèi)層密度為400 位/cm，轉(zhuǎn)速2400 轉(zhuǎn)/分，問(wèn)： (1)共有多少存儲(chǔ)面可用？ (2)共有多少柱面？

(3)盤(pán)組總存儲(chǔ)容量是多少？ (4)數(shù)據(jù)傳輸率是多少？ 27．某磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤(pán)面，每毫米5道，每道記錄信息12288

字節(jié)，最小磁道直徑為230mm，共有275道，求： (1)磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量；

(2)最高位密度(最小磁道的位密度)和最低位密度； (3)磁盤(pán)數(shù)據(jù)傳輸率； (4)平均等待時(shí)間。

28．磁表面存儲(chǔ)器和光盤(pán)存儲(chǔ)器記錄信息的原理有何不同？

29．試從存儲(chǔ)容量、存取速度、使用壽命和應(yīng)用場(chǎng)合方面比較磁盤(pán)、磁帶和光盤(pán)存儲(chǔ)器。 30．寫(xiě)出1100、1101、1110、1111對(duì)應(yīng)的海明碼。

(1)按配偶原則配置； (2)按配奇原則配置。

31．已知接受到的海明碼(按配偶原則配置)為1100100，1100111，1100000，1100001，

檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？

32．已知接收到下列海明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。

1100000(按偶性配置)； 1100010(按偶性配置)； 1101001(按偶性配置)； 0011001(按奇性配置)； 1000000(按奇性配置)； 1110001(按奇性配置)；

33．欲傳送的二進(jìn)制代碼為1001101，用奇校驗(yàn)來(lái)確定其對(duì)應(yīng)的海明碼，若在第六位出錯(cuò)，

說(shuō)明它的糾錯(cuò)過(guò)程。

34．為什么海明碼糾錯(cuò)過(guò)程中，新的檢測(cè)位P4P2P1的狀態(tài)即指出了編碼中錯(cuò)誤的信息位？ 35．設(shè)有效信息為1100，試用生成多項(xiàng)式G(x) = 1011，將其編成循環(huán)冗余校驗(yàn)碼。

36．有一個(gè)(7，4)碼，其生成多項(xiàng)式G(x)= x3 + x + 1，寫(xiě)出代碼1001的循環(huán)冗余校驗(yàn)碼。

第四章 存儲(chǔ)器習(xí)題部分答案

1、答：

主存：與CPU直接交換信息，用來(lái)存放數(shù)據(jù)和程序的存儲(chǔ)器。

輔存：主存的后援存儲(chǔ)器，用來(lái)存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，不予CPU直接交換信息。

CACHE：為了解決CPU和主存的速度匹配，提高訪(fǎng)存速度的一種存儲(chǔ)器，它設(shè)在主存與CPU間，起緩沖作用。

RAM：可讀可寫(xiě)存儲(chǔ)器，是隨機(jī)存取的，在程序執(zhí)行過(guò)程中既可讀出也可寫(xiě)入，而且存取時(shí)間與存儲(chǔ)單元所在位置無(wú)關(guān)。

SRAM：靜態(tài)RAM，以觸發(fā)器原理寄存信息。 DRAM：動(dòng)態(tài)RAM，以電容充放電原理寄存信息。

ROM：只能對(duì)其存儲(chǔ)的內(nèi)容讀出，而不能對(duì)其寫(xiě)入的只讀存儲(chǔ)器。

PROM：可實(shí)現(xiàn)一次性編程的只讀存儲(chǔ)器。

EPROM：可擦洗可編程的只讀存儲(chǔ)器，用紫外線(xiàn)照射進(jìn)行擦寫(xiě)。 EEPROM：用電氣方法進(jìn)行擦寫(xiě)的可擦洗可編程的只讀存儲(chǔ)器。

CDROM：只讀型光盤(pán)，此中光盤(pán)內(nèi)數(shù)據(jù)程序由廠(chǎng)家事先寫(xiě)入，用戶(hù)只能讀出，不能修改或?qū)懭胄碌膬?nèi)容。

Flash Memory：快擦型存儲(chǔ)器，是性能價(jià)格比號(hào)，可靠性高的可擦寫(xiě)非易失型存儲(chǔ)器。

2、答：

計(jì)算機(jī)中有以下部件可以存儲(chǔ)信息：寄存器、緩存、主存、磁盤(pán)、磁帶等。 速度上：寄存器>緩存>主存>磁盤(pán)>磁帶 容量上：寄存器緩存>主存>磁盤(pán)>磁帶

3、答：

(1) 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在：緩存－主存和主存－緩存這兩個(gè)存儲(chǔ)層次上。 (2) 從CPU的角度來(lái)看，緩存－主存這一層次的速度接近于緩存，高于主存，其容量和位價(jià)卻接近于主存。從主存－緩存這一層次，其速度接近于主存，容量接近輔存，平均位價(jià)也接近于輔存，從而解決了速度、容量、成本這三者間的矛盾。

(3) 主存與緩存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件自動(dòng)完成的，CPU不能直接訪(fǎng)問(wèn)輔存，輔存只能與主存交換數(shù)據(jù)，他們之間的信息調(diào)動(dòng)均由硬件和操作系統(tǒng)來(lái)實(shí)現(xiàn)。

4、答：

存取周期：是指存儲(chǔ)器進(jìn)行連續(xù)兩次獨(dú)立的存儲(chǔ)器操作(如連續(xù)兩次讀操作)所需的最小間隔時(shí)間。

存取時(shí)間：是指啟動(dòng)一次存儲(chǔ)器操作(讀或?qū)?到完成該操作所需的全部時(shí)間。 由概念可知，這兩個(gè)概念是有很大區(qū)別的，通常存取周期大于存取時(shí)間。

5、答：

(1) 存儲(chǔ)器帶寬：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。 (2) 帶寬＝32bit/200ns＝160M位/秒

7、答：

因?yàn)槿萘繛?6K×32，所以需地址線(xiàn)14根，數(shù)據(jù)線(xiàn)32根，總和是46根。

需要128片1K×4，32片2K×8，32片4K×4，32片16K×1，16片4K×8，8片8K×8

8、答：

靜態(tài)RAM是觸發(fā)器存儲(chǔ)信息，因此即使信息讀出后，它仍保持其原狀態(tài)，不需要在城，但電源掉電時(shí)，原存信息丟失。動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷的原理來(lái)寄存信息，即使電源不掉電，信息也會(huì)自動(dòng)消失。

動(dòng)態(tài)RAM的優(yōu)點(diǎn)：

① 在同樣大小的芯片中，動(dòng)態(tài)RAM的集成度遠(yuǎn)高于靜態(tài)RAM，如動(dòng)態(tài)RAM的基本單元電路為一個(gè)MOS管，靜態(tài)RAM的基本單元電路為六個(gè)MOS管；② 動(dòng)態(tài)RAM行、累地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少；③ 動(dòng)態(tài)RAM的功耗僅為靜態(tài)RAM的1/6；動(dòng)態(tài)RAM的價(jià)格僅為靜態(tài)RAM的1/4

動(dòng)態(tài)RAM的缺點(diǎn)：

① 由于使用動(dòng)態(tài)元件，因此他的速度比靜態(tài)RAM低；② 動(dòng)態(tài)RAM需要再生，故需配置再生電路，也需要消耗一部分功率。

15、答：

(1) 見(jiàn)下圖

總結(jié)

以上是生活随笔為你收集整理的用计算机组成原理+唐朔飞的,计算机组成原理 唐朔飞 习题解答的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。