生活随笔
收集整理的這篇文章主要介紹了
集成电路设计中主要的EDA工具
小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
SoC設(shè)計(jì)中主要的EDA工具
常用的EDA工具以高亮標(biāo)示出。
參考:SoC設(shè)計(jì)方法與實(shí)現(xiàn)(第3版),郭煒,魏繼增,郭箏,謝憬 編著
仿真與驗(yàn)證
| 工具分類(lèi) |
工具及供應(yīng)商 |
| Digital Simulator |
NC-Verilog/Verilog-XL(cadence),VCS(synopsys) |
| Equivalence Check |
Encounter Conformal Equivalence Checker(cadence),Formality(synopsys),FormalityPro(Mentor) |
| Waveform Viewer |
Debussy,Verdi(Novas) |
| Analog Simulator |
Hspice,NanoSim(synopsys),Incisive AMS(cadence),Advance MS(Mentor) |
| RTL Code Coverage |
HDL Score(Innoveda),VCS(synopsys),VN-Cover(TransEDA) |
| RTL Syntax and SRS Checker |
nLint(Novas),SpyGlass(Atrenta),Leda(synopsys) |
| C++ Based System Testbench |
Nucleus(Mentor) |
綜合
| 工具分類(lèi) |
工具及供應(yīng)商 |
| Clock Gating |
Power Compiler(synopsys),Power-savvy(Azuro) |
| RTL Synthesis |
Design Compiler(synopsys) |
| Physical Synthesis |
BlastFusion(magma),Physical Compiler(synopsys) |
物理設(shè)計(jì)
| 工具分類(lèi) |
工具及供應(yīng)商 |
| Floor Plan |
First Encounter(cadence),Floorplan Compiler,JupiterXT(synopsys) |
| Cell Place and Route |
SOC Encounter(cadence),ICC(synopsys) |
| Clock Tree Synthesis |
CTGen(cadence),Astro(synopsys) |
| scan Chain Reorder |
Silicon Ensemble(cadence) |
| Signal Integrity |
Celtic NDC(cadence),Blast Noise(magma),PrimeTimeSI/Asto-Xtalk(synopsys) |
| IR Drop /Electronmigration |
Blast Rail(magma),Astro Rail(synopsys) |
| RC Extraction |
Fire&Ice(3-D)(cadence),HyperExtract(2.5-D)(cadence),Star-RCXT(3-D)(synopsys) |
| LVS&DRC |
Calibre(mentor),Hercules(synopsys) |
時(shí)序和功耗檢查
| 工具分類(lèi) |
工具及供應(yīng)商 |
| Static Timing Analysis |
Prime TimeSI(synopsys),Peral(cadence) |
| Cell Level Power |
PrimePower(synopsys) |
| Transistor Level Timing |
PathMill(synopsys) |
| Transistor Level Power |
PowerMill(synopsys) |
| Dynamic Timing Analysis |
NC-Verilog/Verilog-XL(cadence),VCS(synopsys) |
定制設(shè)計(jì)
| 工具分類(lèi) |
工具及供應(yīng)商 |
| Schematic Capture |
Composer(cadence) |
| Spice Netlister |
Cadence/MICA direct(cadence) |
| Layout Editor |
Enterprise(synopsys),Virtuoso(cadence) |
可測(cè)性設(shè)計(jì)
| 工具分類(lèi) |
工具及供應(yīng)商 |
| ATPG |
Fastscan(mentor),TetraMAX(synopsys) |
| Boundary scan |
BSDArchitect(mentor),BSD Compiler(synopsys) |
| scan Insertion |
DFTAdvisor(mentor),DFT Compiler(synopsys) |
| Memory BIST |
mBISTArchitect(mentor),SoCBIST(synopsys) |
RTL-to-GDSⅡ
| 工具分類(lèi) |
工具及供應(yīng)商 |
| RTL-to-GDSⅡ |
SoCEncounter(cadence),Galaxy(synopsys),Blaster(magma) |
ESL
| 工具分類(lèi) |
工具及供應(yīng)商 |
| System Level Design & Simulation |
Seamless(mentor),Catapult(mentor),Co Ware ESL 2.0(Co Ware),ESL CoCentric System Studio(synopsys) |
總結(jié)
以上是生活随笔為你收集整理的集成电路设计中主要的EDA工具的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò),歡迎將生活随笔推薦給好友。