AMD–7nm “Rome”芯片SOC體系結(jié)構(gòu)，支持64核

AMD Fully Discloses Zeppelin SOC Architecture Details at ISSCC 2018 – 7nm EPYC “Rome” Chips Rumored To Feature Up To 64 Cores

zeppelin模型的圖像。

AMD已經(jīng)正式發(fā)布了其用于多芯片架構(gòu)的齊柏林SOC的最新細節(jié)。齊柏林SOC是芯片的代號，用于AMD14nm芯片的整個系列，包括Ryzen，Ryzen Threadripper和EPYC系列。AMD在其龐大的架構(gòu)上提供了一個深層次的突破，在桌面、HETT和服務(wù)器領(lǐng)域的發(fā)布擾亂了市場。

AMD詳細介紹了Zeppelin SOC用于多芯片架構(gòu)-一個SOC用于主流桌面、高端桌面和性能服務(wù)器市場。

AMD齊柏林SOC的設(shè)計是為了迎合幾個細分市場，同時具有性能和功率效率。這些目標(biāo)都取得了驚人的成就，使公司（AMD）回到了CPU市場與英特爾的較量中。

英特爾的“真實世界性能”幻燈片再次顯示了誤導(dǎo)性的基準(zhǔn)，市場定位顯示英特爾酷睿i7與AMDryzen9臺式機和筆記本電腦CPU不相上下。

在每一個芯片內(nèi)部都有一個由無限結(jié)構(gòu)和相干連接鏈路組成的大型互連網(wǎng)絡(luò)。每個Zeppelin模型提供32個高速I/O通道，對于Threadripper，共64個PCIe，對于EPYC，共128個PCIe通道。

每個Zeppelin的模型都是由兩個核心復(fù)合物組成的。核心綜合體是Zeppelin模型的構(gòu)建塊，包括四個禪宗核心及其相關(guān)的L2/L3緩存。Zeppelin模型有三種產(chǎn)品，包括：

· 4-die multi-chip module (MCM) for Server

· 2-die multi-chip module (MCM) for High-End Desktop 1-die (CCX) for Desktop

每個Zeppelin模型由8個Zen x86核心組成，迄今發(fā)布的所有產(chǎn)品都基于第一代Zen核心架構(gòu)，該架構(gòu)使用14nm工藝節(jié)點。核心可以訪問4MB的二級緩存，總共16MB的三級緩存。對于內(nèi)存方面，每個Zeppelin模型可以提供2通道DDR4（帶ECC）支持，允許每個通道2個DIMM，每個通道的最大容量為256 GB（EPYC）。

在每一個芯片內(nèi)部都有一個由無限結(jié)構(gòu)和相干連接鏈路組成的大型互連網(wǎng)絡(luò)。每個Zeppelin模型提供32個高速I/O通道，對于Threadripper，共64個PCIe，對于EPYC，共128個PCIe通道。

MCM方法與單芯片設(shè)計-成本節(jié)約，產(chǎn)量更高，生產(chǎn)問題更少。

AMD還想展示生產(chǎn)MCM芯片相對于單芯片的優(yōu)勢。當(dāng)然，英特爾已經(jīng)發(fā)布了一份聲明，稱AMD的做法只不過是一個4模粘在一起的架構(gòu)，但EPYC已經(jīng)證明了它的價值，無論是在性價比，還是增強的安全性和平臺功能，Xeon的陣容，AMD的CPU必須提供。

AMD提到他們的4模MCM封裝跨越了852平方毫米的硅面積，其中包括4個213平方毫米的Zeppelin模型。單芯片設(shè)計的面積約為777平方毫米，雖然它確實可以節(jié)省10%的面積，但這接近了制造節(jié)點的十字線尺寸限制，因此制造成本增加了40%。理論上32芯單模設(shè)計的成品率低17%，成本高70%。

EPYC和Threadripper MCM解決方案配有4094個LGA管腳，整個硅由534個無限結(jié)構(gòu)高速芯片到芯片網(wǎng)絡(luò)組成，提供高達256 GB/s的總封裝帶寬。這是對1760個高速管腳的補充，這些管腳提供超過450gb/s的包外帶寬。更大的基板尺寸也產(chǎn)生更好的功率傳輸和管理，有高達300安培的電流和高達200瓦的TDP支持。

AMD 7nm EPYC“羅馬”-兩個不同的芯片，多達64核。

有關(guān)于AMD7NM EPYC家族的報道。代號為“Rome”的新一代EPYC處理器有多達64個內(nèi)核和128個線程。AMD的7NM EPYC芯片實際上基于兩種不同的芯片。

· Die1: Single CCX 6 core, each Die 12 core, single CPU maximum 48 core

· Die2: Single CCX 8 core, each Die 16 core, single CPU maximum 64 core

第一個模具將包括每個核心復(fù)合物6個禪2核心，每個Zeppelin模型12核心。考慮到AMD長期使用同一個LGA 4094插座用于Threadripper和EPYC，可以從這個模型中看到最多48個核心和96個線程。傳聞稱，將有第二個7納米EPYC芯片，將包括每個核心復(fù)合8核。這將允許16核關(guān)閉一個Zeppelin模型，給予7納米EPYC多達64核和128線程。AMD可能真的會以如此出色的核心數(shù)量擾亂英特爾至強市場。

總結(jié)

以上是生活随笔為你收集整理的AMD–7nm “Rome”芯片SOC体系结构，支持64核的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。