電源通常被認為是整個嵌入式系統的“心臟”，絕大多數電子設備50%~80%的節能潛力在于電源系統。研制開發新型開關電源是節能的主要舉措之一。 近年來許多公司相繼推出一系列功能齊全、種類繁多的低功耗器件，具有種類更多、功耗更低、體積更小、使用方便等特點。

電路的設計與元件的選取是同時或交叉進行的。在功能要求相同的情況下，不同的人可以設計出不同的電路，雖然功能可以相同，但電路功耗卻往往相距甚大。電路設計和元件選取考慮的因素很多，對其中需要注意的地方進行介紹。

1、采用低功耗器件

幾乎所有的TTL工藝的邏輯電路、單片機、存儲器以及外圍電路都有相應CMOS工藝的低功耗器件，采用這些器件是降低系統功耗最直接的方法。

2、采用高度集成專用器件

例如用單片機設計一個電子體溫計，就沒有必要采用80C51 單片機，而應該采用Epson、Holtek等生產的專用于測量體溫的單片機，其內部集成了測量體溫所需要的ADC、振蕩器、電壓基準、LED顯示驅動等部件，電路只需幾個電阻電容元件整個電路可在1.2~1.5V電壓下工作，功耗極低，而且可靠性、體積等都比用分離器件設計更好。DC/DC變換器在市場上有各種各樣的模塊供選擇，而且效率高、功耗低、體積小、可靠性高，完全沒必要采用分離電路搭接。

3、動態調整處理器的時鐘頻率和電壓

在系統指標允許的情況下，盡量使用低頻率器件有助于降低系統功耗。處理器根據當前的工作負載，運行在不同的性能等級上。例如，一個MPEG視頻播放器需要的處理器性能比MP3音頻播放器高一個數量級。因此，當播放MP3時，處理器可以運行在較低頻率上，而仍然能保證播放的高質量。當時鐘頻率降低時，可以同時降低處理器的供電電壓，以達到節能的目的。

動態電壓調整技術(DVS)就利用了CMOS工藝處理器的峰值頻率與供電電壓成正比這一特點。減少供電電壓并同時降低處理器的時鐘速度，功耗將會呈二次方的速度下降，代價是增加了運行時間。

4、利用“節電”工作方式

許多器件都有低功耗的“節電”方式，如微處理器的閑置、掉電工作方式，存儲器的維持工作、ADC和DAC的節能工作方式等，因此設計時充分利用其“節電”方式為達到節電的效果。

另外，合理處理器件的空余引腳也是非常重要的。大多數數字電路的輸出端在輸出低電平時，其功耗遠大于輸出高電平時的功耗，設計時應注意控制低電平的輸出時間，閑置時使其處于高電平輸出狀態。因此，多余的非門、與非門的輸入端應接低電平，多余的與門、或門的輸入端應接高電平。對ROM或RAM及其他有片選信號的器件，不要將“片選”引腳直接接地，避免器件長期被接通，而應與“讀/寫”信號結合，只對其進行讀或寫操作時才選通器件。

5、實行電源管理

目前大部分的傳感器、接口器件、顯示器件等本身還沒有低功耗工作模式，而有些便攜式儀器又不可避免地要使用它們，這些器件往往成了電路中的“耗電大戶”。這種情況下，可對電路進行模塊設計，工作時對大功耗模塊實施間斷供電，即設置電源形狀電路，并通過軟件或定時電路控制開關，使大功耗模塊電路僅在需要工作的短時間內加電，其余時間則處于斷電狀態。

現在便攜式電子產品對供電電路的要求越來越復雜，不僅要求電源本身穩定，而且還要求有電壓監測、電源管理功能，還要滿足小型化、延長電池壽命等要求。便攜式產品設備由于受尺寸、成本的限制，往往在著手設計供電電路之前就已經確定了電池的數量和種類。電池數量限制了電源的電壓范圍，直接影響電源管理電路的成本和復雜程度。對于電池節數多的系統可選用線性穩壓器，電路設計簡單、成本低，但轉換效率相對較低；對于電池節數少的系統則須選用成本較高的開關電源，電路設計復雜，但由于減少了電池數量，電源成本可降低。

由于便攜式嵌入式系統的設計需要考慮尺寸、重量、成本、電池種類、轉換效率(電池工作時)等諸多因素，不同產品對以上指標的要求會有不同的側重。例如，只是偶爾處于工作狀態的產品較注重電源在空載時的靜態電流,并不十分注重滿荷下電源的工作效率;蜂窩電話則注重電源所能提供的峰值電流和轉換效率。因此，很難研制出一種電源芯片適應所有產品的需求，嵌入式系統的多樣化導致了電源芯片的多樣化。

拓展學習：STM32低功耗模式下GPIO如何配置最節能？

總結

以上是生活随笔為你收集整理的嵌入式系统降低功耗的设计技术的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。