Cadence 建立封装:多个引脚于芯片内部连接的封装建立方式
Ti 家有一種片子,型號(hào)為CSD19534Q5A。此芯片的外觀樣式如圖:
可以看到,這個(gè)片子共有8個(gè)引腳,其中5、6、7和8這四個(gè)引腳的內(nèi)部是連接在一起的。
Ti 在數(shù)據(jù)手冊(cè)中也介紹了封裝的樣式:
下面,就來看看如何制作此芯片的封裝。
這里偷懶,先使用OrCAD Library Builder生成一個(gè)大體的封裝樣式,然后再手動(dòng)修改。
首先打開OrCAD Library Builder,選擇"Footprint Builder",然后選擇SOTFL封裝類型。
輸入如下的參數(shù)后點(diǎn)擊Generate生成可用的數(shù)據(jù),然后使用Exports導(dǎo)出。
生成的封裝如圖:
首先,按照Ti手冊(cè)中給出的數(shù)據(jù),使用Pad Designer建立寬0.8mm,高0.7mm的焊盤:
再繪制一個(gè)中間的矩形焊盤,寬4.27mm,高4.46mm:
然后打開剛剛生成的封裝,使用新建的焊盤代替原有的焊盤。
同時(shí)將中間的矩形焊盤按位置擺放:
此刻,會(huì)提示一個(gè)PP的DRC錯(cuò)誤,即兩個(gè)焊盤之間的距離太近。這個(gè)這個(gè)錯(cuò)誤是我們明確知道且可以接受的。所以,這里手動(dòng)消除此錯(cuò)誤。點(diǎn)擊"Edit->Properties",然后選擇一個(gè)引腳,在Find標(biāo)簽的"Find by Name"中選擇"Drawing",再點(diǎn)擊"More"按鈕,在彈出的窗口中點(diǎn)擊左側(cè)的"DRAWING SELECT"以選中它到右邊。
然后在下圖的窗口左側(cè)中找到框中的選項(xiàng),選中后在右側(cè)顯示:
最后點(diǎn)擊Apply保存所有的窗口。
最終,新建一個(gè)PCB文件,將此封裝手動(dòng)放入,查看3D模型,可以看到,幾個(gè)引腳的確是被底部的一整塊引腳連接在一起的(示例封裝做錯(cuò)了,應(yīng)該是5、6、7、8引腳連在一起):
轉(zhuǎn)載于:https://www.cnblogs.com/dongfengweixiao/p/5814922.html
總結(jié)
以上是生活随笔為你收集整理的Cadence 建立封装:多个引脚于芯片内部连接的封装建立方式的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 第十五篇、程序返回前台的时间差(常用于显
- 下一篇: Primavera 6.0