• 隨著科技的發(fā)展,65nm及65nm以下的工藝節(jié)點成為設(shè)計的主流

• 隨著工藝的發(fā)展,絕對的物理變異導(dǎo)致相對較大的電氣特性變異

• 隨著工藝的發(fā)展,時序收斂變得越來越困難

• 可制造性的問題(DFM)變得越來越關(guān)鍵

• 本文針對UDSM后端設(shè)計中的問題,做一個分析和總結(jié)希望對大家的面試和工作有幫助

• UDSM下工藝庫，從90nm往下,library更新為CCS(Composite Current Source)模型，相比以前的NLDM模型,CCS更精確

? ? ? ? ? 時序,功耗,噪聲的完美結(jié)合,包含以下信息

? ? ? ? ? ? ? ? ? ? ? ?High impedance interconnect

? ? ? ? ? ? ? ? ? ? ? ?Miller effect

? ? ? ? ? ? ? ? ? ? ? ?Dynamic IR-drop

? ? ? ? ? ? ? ? ? ? ? ?Multi-voltage

? ? ? ? ? ? ? ? ? ? ? ?Temperature Inversion

? ? ? ?支持

? ? ? ? ? ? ? ? ? Noise glitch propagation

? ? ? ? ? ? ? ? ? Scaling of temperature/voltage

UDSM帶來的問題

• 問題產(chǎn)生的核心原因:
• 硅芯片特征尺寸現(xiàn)在小于用來生成這些特征的光的波長,隨著特征尺寸越來越小，導(dǎo)致出現(xiàn)在硅片上的圖形形狀與理想形狀的差異越來越大
• 先進(jìn)半導(dǎo)體的制造依賴于設(shè)計和制造之間的巧妙平衡
• 制造問題會引起

? ? ? ? ?良率下降(通過改進(jìn)DFM技術(shù)改進(jìn))

? ? ? ? ?性能劣化(通過改進(jìn)時序分析技術(shù)改進(jìn))

? ? ? ? 功耗上升(通過改進(jìn)DFM技術(shù)改進(jìn))

?

?

更多資訊，請關(guān)注個人公眾號：芯光燦爛

轉(zhuǎn)載于:https://www.cnblogs.com/xgcl-wei/p/9108580.html

總結(jié)

以上是生活随笔為你收集整理的物理综合:关于UDSM后端设计总结的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。