********************************LoongEmbedded********************************

作者：LoongEmbedded(kandi)

時間：2011.10.28

類別：WINCE驅動開發

********************************LoongEmbedded********************************

?

在描述AA065VD屏的時序參數之前，先描述S3C6410的LCD控制器輸出的RGB接口的時序圖中相關參數，見下圖：

?

圖1? S3C6410的LCD控制器的RGB接口時序圖

VBPD:幀后肩，表示在幀開始之后，而且又是VSYNC脈沖高電平之后的非活動行的數量。

VSPW：幀同步脈沖寬度，表示VSYC脈沖為高電平時對應的非活動行的數量

VFPD：幀前肩，表示在幀結束之后，而在幀同步信號開始之前(也就是VSYNC的上升沿之前)對應的非活動行的數量

LINEVAL：一幀數據對應的活動行的數量。

?

HBPD：行后肩，表示在HSYNC信號的下降沿之后，在有效的數據開始傳輸之前的對應的VCLK的時鐘周期數。

HSPW：行同步脈沖HSYNC高電平對應的VCLK的時鐘周期數。

HFPD：行前肩，表示在傳輸的有效數據結束之后，在HSYNC的上升沿之前對應VCLK的時鐘周期數。

HOZVAL：表示一行顯示的有效數據(也即是像素)的個數。K

?

但是AA065VD屏的幀同步信號和行同步信號沒有用于時序的控制，見AA065VD屏的時序圖：

?

圖2 AA065VD屏的時序圖

所以從圖2中我們，無法直接推算出VBPD、VSPW、HBPD和HSPW，但是我們知道VBPD+VSPW+VFPD對應于一幀的有效行數開始顯示之前的非活動行的數量，而圖2告訴我們一幀有效行數開始之前的非活動行數為TVB，所以我們可以一起推斷出：

VBPD+VSPW+VFPD=TVB

LINEVAL=TVA

另外我們知道HBPD+HSPW+HFPD對應的一行的有效像素數據開始顯示之前對應的VCLK的時鐘周期數，而圖2告訴我們一行有效數據開始顯示之前的VCLK的時鐘周期數為THB，所以我們可以一起推斷出：

HBPD+HSPW+HFPD=THB

HOZVAL=THA

我們再來結合AA065VD屏對這些參數的描述，見下圖：

?

圖3 AA065VD屏的時序參數描述

?

1）? VBPD等時序參數的確定

所以有VBPD+VSPW+VFPD=TVB=45，只要在滿足這個關系下對VBPD、VSPW和VFPD的任何組合值都是正確的，比如我們可以去VBPD=11，VSPW=32，VFPD=2，LINEVAL=TVA=480。也可以知道HBPD+HSPW+HFPD=THB=160，只要在滿足這個關系下對HBPD、HSPW和HFPD的任何組合值都是正確的，比如我們可以去HBPD=134，HSPW=16，HFPD=10，HOZVAL=THA=640。

?

2）? 極性時序參數的確定

從圖3可知S3C6410的LCD控制器傳輸給AA065VD屏的數據在DCLK的下降沿的時候被鎖存金自身的驅動IC中，所以對VIDCON1的IVCLK位應配置為LCD driver(也即AA065VD的驅動IC)在VCLK的下降沿獲取到視頻數據。而AA065VD屏沒有采用HSYNC和SYNC用于時序控制，所以VIDCON1寄存器堆IHSYNC和IVSYNC這兩位的值就沒有要求了。

?

根據圖2可知AA065VD屏在傳輸有效數據的時候要求DENA引腳是高電平的，而從圖1可知S3C6410的LCD控制器默認輸出的RGB_VDEN恰好滿足，所以不需要發展VIDCON1的IVDEN位。

3）? 幀頻和DCLK時序參數的配置

從圖3可知，在典型的情況下，AA065VD屏要求的幀屏為60，也就是說一秒鐘顯示60幀，這也是很多屏所要的幀屏值。AA065VD屏對DCLK的典型值要求是25MHZ，這就需要結合VIDCON0寄存器的CLKSEL_F位來選擇LCD控制器的時鐘源和CLKVAL_F位來計算出VCLK的值，只要LCD控制器輸出的VCLK的值在圖3中對DCLK時序描述的20~30MHz這個范圍就可以了，當然了，如果恰好VCLK=DCLK=25MHz最好了。

?

?

?

總結

以上是生活随笔為你收集整理的AA065VD时序的确定的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。