轉自：http://www.cnblogs.com/wang_yb/p/3990952.html

1. Makefile 簡介

Makefile 是和 make 命令一起配合使用的.

很多大型項目的編譯都是通過 Makefile 來組織的, 如果沒有 Makefile, 那很多項目中各種庫和代碼之間的依賴關系不知會多復雜.

Makefile的組織流程的能力如此之強, 不僅可以用來編譯項目, 還可以用來組織我們平時的一些日常操作. 這個需要大家發揮自己的想象力.

?

本篇博客是基于 {精華} 跟我一起寫 Makefile 而整理的, 有些刪減, 追加了一些示例.

非常感謝 gunguymadman_cu 提供如此詳盡的Makefile介紹, 這正是我一直尋找的Makefile中文文檔.

?

1.1 Makefile 主要的 5個部分 (顯示規則, 隱晦規則, 變量定義, 文件指示, 注釋)

Makefile基本格式如下:

target ... : prerequisites ...command......

其中,

• target??????? - 目標文件, 可以是 Object File, 也可以是可執行文件
• prerequisites - 生成 target 所需要的文件或者目標
• command?????? - make需要執行的命令 (任意的shell命令), Makefile中的命令必須以 [tab] 開頭

?

顯示規則 :: 說明如何生成一個或多個目標文件(包括 生成的文件, 文件的依賴文件, 生成的命令)

隱晦規則 :: make的自動推導功能所執行的規則

變量定義 :: Makefile中定義的變量

文件指示 :: Makefile中引用其他Makefile; 指定Makefile中有效部分; 定義一個多行命令

注釋???? :: Makefile只有行注釋 "#", 如果要使用或者輸出"#"字符, 需要進行轉義, "\#"

?

1.2 GNU make 的工作方式

讀入主Makefile (主Makefile中可以引用其他Makefile)

讀入被include的其他Makefile

初始化文件中的變量

推導隱晦規則, 并分析所有規則

為所有的目標文件創建依賴關系鏈

根據依賴關系, 決定哪些目標要重新生成

執行生成命令

?

2. Makefile 初級語法

2.1 Makefile 規則

2.1.1 規則語法

規則主要有2部分: 依賴關系 和 生成目標的方法.

語法有以下2種:

target ... : prerequisites ...command...

或者

target ... : prerequisites ; commandcommand...

*注* command太長, 可以用 "\" 作為換行符

?

2.1.2 規則中的通配符

• *???? :: 表示任意一個或多個字符
• ????? :: 表示任意一個字符
• [...] :: ex. [abcd] 表示a,b,c,d中任意一個字符, [^abcd]表示除a,b,c,d以外的字符, [0-9]表示 0~9中任意一個數字
• ~???? :: 表示用戶的home目錄

?

2.1.3 路徑搜索

當一個Makefile中涉及到大量源文件時(這些源文件和Makefile極有可能不在同一個目錄中),

這時, 最好將源文件的路徑明確在Makefile中, 便于編譯時查找. Makefile中有個特殊的變量 VPATH 就是完成這個功能的.

指定了 VPATH 之后, 如果當前目錄中沒有找到相應文件或依賴的文件, Makefile 回到 VPATH 指定的路徑中再去查找..

VPATH 使用方法:

• vpath <directories>??????????? :: 當前目錄中找不到文件時, 就從<directories>中搜索
• vpath <pattern> <directories>? :: 符合<pattern>格式的文件, 就從<directories>中搜索
• vpath <pattern>??????????????? :: 清除符合<pattern>格式的文件搜索路徑
• vpath????????????????????????? :: 清除所有已經設置好的文件路徑

?

# 示例1 - 當前目錄中找不到文件時, 按順序從 src目錄 ../parent-dir目錄中查找文件 VPATH src:../parent-dir # 示例2 - .h結尾的文件都從 ./header 目錄中查找 VPATH %.h ./header# 示例3 - 清除示例2中設置的規則 VPATH %.h # 示例4 - 清除所有VPATH的設置 VPATH

?

2.2 Makefile 中的變量

2.2.1 變量定義 ( = or := )

OBJS = programA.o programB.o OBJS-ADD = $(OBJS) programC.o # 或者 OBJS := programA.o programB.o OBJS-ADD := $(OBJS) programC.o

其中 = 和 := 的區別在于, := 只能使用前面定義好的變量, = 可以使用后面定義的變量

測試 =

# Makefile內容 OBJS2 = $(OBJS1) programC.o OBJS1 = programA.o programB.oall:@echo $(OBJS2)# bash中執行 make, 可以看出雖然 OBJS1 是在 OBJS2 之后定義的, 但在 OBJS2中可以提前使用 $ make programA.o programB.o programC.o

?

測試 :=

# Makefile內容 OBJS2 := $(OBJS1) programC.o OBJS1 := programA.o programB.oall:@echo $(OBJS2)# bash中執行 make, 可以看出 OBJS2 中的 $(OBJS1) 為空 $ make programC.o

?

2.2.2 變量替換

# Makefile內容 SRCS := programA.c programB.c programC.c OBJS := $(SRCS:%.c=%.o)all:@echo "SRCS: " $(SRCS) @echo "OBJS: " $(OBJS) # bash中運行make $ make SRCS: programA.c programB.c programC.c OBJS: programA.o programB.o programC.o

?

2.2.3 變量追加值 +=

# Makefile內容 SRCS := programA.c programB.c programC.c SRCS += programD.call:@echo "SRCS: " $(SRCS) # bash中運行make $ make SRCS: programA.c programB.c programC.c programD.c

?

2.2.4 變量覆蓋 override

作用是使 Makefile中定義的變量能夠覆蓋 make 命令參數中指定的變量

語法:

• override <variable> = <value>
• override <variable> := <value>
• override <variable> += <value>

?

下面通過一個例子體會 override 的作用：

# Makefile內容 (沒有用override) SRCS := programA.c programB.c programC.call:@echo "SRCS: " $(SRCS) # bash中運行make $ make SRCS=nothing SRCS: nothing ################################################# # Makefile內容 (用override) override SRCS := programA.c programB.c programC.c all: @echo "SRCS: " $(SRCS) # bash中運行make $ make SRCS=nothing SRCS: programA.c programB.c programC.c

?

2.2.5 目標變量

作用是使變量的作用域僅限于這個目標(target), 而不像之前例子中定義的變量, 對整個Makefile都有效.

語法:

• <target ...> :: <variable-assignment>
• <target ...> :: override <variable-assignment> (override作用參見 變量覆蓋的介紹)

?

示例:

# Makefile 內容 SRCS := programA.c programB.c programC.ctarget1: TARGET1-SRCS := programD.c target1:@echo "SRCS: " $(SRCS) @echo "SRCS: " $(TARGET1-SRCS) target2: @echo "SRCS: " $(SRCS) @echo "SRCS: " $(TARGET1-SRCS) # bash中執行make $ make target1 SRCS: programA.c programB.c programC.c SRCS: programD.c $ make target2 <-- target2中顯示不了 $(TARGET1-SRCS) SRCS: programA.c programB.c programC.c SRCS:

?

2.3 Makefile 命令前綴

Makefile 中書寫shell命令時可以加2種前綴 @ 和 -, 或者不用前綴.

3種格式的shell命令區別如下:

• 不用前綴 :: 輸出執行的命令以及命令執行的結果, 出錯的話停止執行
• 前綴 @?? :: 只輸出命令執行的結果, 出錯的話停止執行
• 前綴 -?? :: 命令執行有錯的話, 忽略錯誤, 繼續執行

?

示例:

# Makefile 內容 (不用前綴) all:echo "沒有前綴"cat this_file_not_exist echo "錯誤之后的命令" <-- 這條命令不會被執行 # bash中執行 make $ make echo "沒有前綴" <-- 命令本身顯示出來 沒有前綴 <-- 命令執行結果顯示出來 cat this_file_not_exist cat: this_file_not_exist: No such file or directory make: *** [all] Error 1 ########################################################### # Makefile 內容 (前綴 @) all: @echo "沒有前綴" @cat this_file_not_exist @echo "錯誤之后的命令" <-- 這條命令不會被執行 # bash中執行 make $ make 沒有前綴 <-- 只有命令執行的結果, 不顯示命令本身 cat: this_file_not_exist: No such file or directory make: *** [all] Error 1 ########################################################### # Makefile 內容 (前綴 -) all: -echo "沒有前綴" -cat this_file_not_exist -echo "錯誤之后的命令" <-- 這條命令會被執行 # bash中執行 make $ make echo "沒有前綴" <-- 命令本身顯示出來 沒有前綴 <-- 命令執行結果顯示出來 cat this_file_not_exist cat: this_file_not_exist: No such file or directory make: [all] Error 1 (ignored) echo "錯誤之后的命令" <-- 出錯之后的命令也會顯示 錯誤之后的命令 <-- 出錯之后的命令也會執行

?

2.4 偽目標

偽目標并不是一個"目標(target)", 不像真正的目標那樣會生成一個目標文件.

典型的偽目標是 Makefile 中用來清理編譯過程中中間文件的 clean 偽目標, 一般格式如下:

.PHONY: clean <-- 這句沒有也行, 但是最好加上 clean:-rm -f *.o

?

2.5 引用其他的 Makefile

語法: include <filename>? (filename 可以包含通配符和路徑)

示例:

# Makefile 內容 all:@echo "主 Makefile begin"@make other-all @echo "主 Makefile end" include ./other/Makefile # ./other/Makefile 內容 other-all: @echo "other makefile begin" @echo "other makefile end" # bash中執行 make $ ll total 20K -rw-r--r-- 1 wangyubin wangyubin 125 Sep 23 16:13 Makefile -rw-r--r-- 1 wangyubin wangyubin 11K Sep 23 16:15 makefile.org <-- 這個文件不用管 drwxr-xr-x 2 wangyubin wangyubin 4.0K Sep 23 16:11 other $ ll other/ total 4.0K -rw-r--r-- 1 wangyubin wangyubin 71 Sep 23 16:11 Makefile $ make 主 Makefile begin make[1]: Entering directory `/path/to/test/makefile' other makefile begin other makefile end make[1]: Leaving directory `/path/to/test/makefile' 主 Makefile end

?

2.6 查看C文件的依賴關系

寫 Makefile 的時候, 需要確定每個目標的依賴關系.

GNU提供一個機制可以查看C代碼文件依賴那些文件, 這樣我們在寫 Makefile 目標的時候就不用打開C源碼來看其依賴那些文件了.

比如, 下面命令顯示內核源碼中 virt/kvm/kvm_main.c 中的依賴關系

$ cd virt/kvm/ $ gcc -MM kvm_main.c kvm_main.o: kvm_main.c iodev.h coalesced_mmio.h async_pf.h <-- 這句就可以加到 Makefile 中作為編譯 kvm_main.o 的依賴關系

?

2.7 make 退出碼

Makefile的退出碼有以下3種：

• 0 :: 表示成功執行
• 1 :: 表示make命令出現了錯誤
• 2 :: 使用了 "-q" 選項, 并且make使得一些目標不需要更新

?

2.8 指定 Makefile， 指定特定目標

默認執行 make 命令時, GNU make在當前目錄下依次搜索下面3個文件 "GNUmakefile", "makefile", "Makefile",

找到對應文件之后, 就開始執行此文件中的第一個目標(target). 如果找不到這3個文件就報錯.

?

非默認情況下, 可以在 make 命令中指定特定的 Makefile 和特定的 目標.

示例：

# Makefile文件名改為 MyMake, 內容 target1:@echo "target [1] begin"@echo "target [1] end" target2: @echo "target [2] begin" @echo "target [2] end" # bash 中執行 make $ ls Makefile $ mv Makefile MyMake $ ls MyMake $ make <-- 找不到默認的 Makefile make: *** No targets specified and no makefile found. Stop. $ make -f MyMake <-- 指定特定的Makefile target [1] begin target [1] end $ make -f MyMake target2 <-- 指定特定的目標(target) target [2] begin target [2] end

?

2.9 make 參數介紹

make 的參數有很多, 可以通過 make -h 去查看, 下面只介紹幾個我認為比較有用的.

參數	含義
--debug[=<options>]	輸出make的調試信息, options 可以是 a, b, v
-j --jobs	同時運行的命令的個數, 也就是多線程執行 Makefile
-r --no-builtin-rules	禁止使用任何隱含規則
-R --no-builtin-variabes	禁止使用任何作用于變量上的隱含規則
-B --always-make	假設所有目標都有更新, 即強制重編譯

?

2.10 Makefile 隱含規則

這里只列一個和編譯C相關的.

編譯C時，<n>.o 的目標會自動推導為 <n>.c

# Makefile 中 main : main.ogcc -o main main.o#會自動變為: main : main.ogcc -o main main.omain.o: main.c <-- main.o 這個目標是隱含生成的 gcc -c main.c

?

2.11 隱含規則中的 命令變量 和 命令參數變量

2.11.1 命令變量, 書寫Makefile可以直接寫 shell時用這些變量.

下面只列出一些C相關的

變量名	含義
RM	rm -f
AR	ar
CC	cc
CXX	g++

示例:

# Makefile 內容 all:@echo $(RM)@echo $(AR)@echo $(CC)@echo $(CXX)# bash 中執行make, 顯示各個變量的值 $ make rm -f ar cc g++

?

2.11.2 命令參數變量

變量名	含義
ARFLAGS	AR命令的參數
CFLAGS	C語言編譯器的參數
CXXFLAGS	C++語言編譯器的參數

?

示例: 下面以 CFLAGS 為例演示

# test.c 內容 #include <stdio.h>int main(int argc, char *argv[]) {printf ("Hello Makefile\n"); return 0; } # Makefile 內容 test: test.o $(CC) -o test test.o # bash 中用 make 來測試 $ ll total 24K -rw-r--r-- 1 wangyubin wangyubin 69 Sep 23 17:31 Makefile -rw-r--r-- 1 wangyubin wangyubin 14K Sep 23 19:51 makefile.org <-- 請忽略這個文件 -rw-r--r-- 1 wangyubin wangyubin 392 Sep 23 17:31 test.c $ make cc -c -o test.o test.c cc -o test test.o <-- 這個是自動推導的 $ rm -f test test.o $ make CFLAGS=-Wall <-- 命令中加的編譯器參數自動追加入下面的編譯中了 cc -Wall -c -o test.o test.c cc -o test test.o

?

2.12 自動變量

Makefile 中很多時候通過自動變量來簡化書寫, 各個自動變量的含義如下:

自動變量	含義
$@	目標集合
$%	當目標是函數庫文件時, 表示其中的目標文件名
$<	第一個依賴目標. 如果依賴目標是多個, 逐個表示依賴目標
$?	比目標新的依賴目標的集合
$^	所有依賴目標的集合, 會去除重復的依賴目標
$+	所有依賴目標的集合, 不會去除重復的依賴目標
$*	這個是GNU make特有的, 其它的make不一定支持

?

3. Makefile 高級語法

3.1 嵌套Makefile

在 Makefile 初級語法中已經提到過引用其它 Makefile的方法. 這里有另一種寫法, 并且可以向引用的其它 Makefile 傳遞參數.

示例: (不傳遞參數, 只是調用子文件夾 other 中的Makefile)

# Makefile 內容 all:@echo "主 Makefile begin"@cd ./other && make @echo "主 Makefile end" # ./other/Makefile 內容 other-all: @echo "other makefile begin" @echo "other makefile end" # bash中執行 make $ ll total 28K -rw-r--r-- 1 wangyubin wangyubin 104 Sep 23 20:43 Makefile -rw-r--r-- 1 wangyubin wangyubin 17K Sep 23 20:44 makefile.org <-- 這個文件不用管 drwxr-xr-x 2 wangyubin wangyubin 4.0K Sep 23 20:42 other $ ll other/ total 4.0K -rw-r--r-- 1 wangyubin wangyubin 71 Sep 23 16:11 Makefile $ make 主 Makefile begin make[1]: Entering directory `/path/to/test/makefile/other' other makefile begin other makefile end make[1]: Leaving directory `/path/to/test/makefile/other' 主 Makefile end

?

示例: (用export傳遞參數)

# Makefile 內容 export VALUE1 := export.c <-- 用了 export, 此變量能夠傳遞到 ./other/Makefile 中 VALUE2 := no-export.c <-- 此變量不能傳遞到 ./other/Makefile 中all:@echo "主 Makefile begin" @cd ./other && make @echo "主 Makefile end" # ./other/Makefile 內容 other-all: @echo "other makefile begin" @echo "VALUE1: " $(VALUE1) @echo "VALUE2: " $(VALUE2) @echo "other makefile end" # bash中執行 make $ make 主 Makefile begin make[1]: Entering directory `/path/to/test/makefile/other' other makefile begin VALUE1: export.c <-- VALUE1 傳遞成功 VALUE2: <-- VALUE2 傳遞失敗 other makefile end make[1]: Leaving directory `/path/to/test/makefile/other' 主 Makefile end

?

*補充* export 語法格式如下:

• export variable = value
• export variable := value
• export variable += value

?

3.2 定義命令包

命令包有點像是個函數, 將連續的相同的命令合成一條, 減少 Makefile 中的代碼量, 便于以后維護.

語法:

define <command-name> command ... endef

?

示例:

# Makefile 內容 define run-hello-makefile @echo -n "Hello" @echo " Makefile!" @echo "這里可以執行多條 Shell 命令!" endef all: $(run-hello-makefile) # bash 中運行make $ make Hello Makefile! 這里可以執行多條 Shell 命令!

?

3.3 條件判斷

條件判斷的關鍵字主要有 ifeq ifneq ifdef ifndef

語法:

<conditional-directive> <text-if-true> endif# 或者 <conditional-directive> <text-if-true> else <text-if-false> endif

?

示例: ifeq的例子, ifneq和ifeq的使用方法類似, 就是取反

# Makefile 內容 all: ifeq ("aa", "bb") @echo "equal" else @echo "not equal" endif # bash 中執行 make $ make not equal

?

示例: ifdef的例子, ifndef和ifdef的使用方法類似, 就是取反

# Makefile 內容 SRCS := program.call: ifdef SRCS@echo $(SRCS) else@echo "no SRCS" endif # bash 中執行 make $ make program.c

?

3.4 Makefile 中的函數

Makefile 中自帶了一些函數, 利用這些函數可以簡化 Makefile 的編寫.

函數調用語法如下:

$(<function> <arguments>) # 或者 ${<function> <arguments>}

• <function> 是函數名
• <arguments> 是函數參數

?

3.4.1 字符串函數

字符串替換函數: $(subst <from>,<to>,<text>)

功能: 把字符串<text> 中的 <from> 替換為 <to>

返回: 替換過的字符串

# Makefile 內容 all:@echo $(subst t,e,maktfilt) <-- 將t替換為e# bash 中執行 make $ make makefile

?

模式字符串替換函數: $(patsubst <pattern>,<replacement>,<text>)

功能: 查找<text>中的單詞(單詞以"空格", "tab", "換行"來分割) 是否符合 <pattern>, 符合的話, 用 <replacement> 替代.

返回: 替換過的字符串

# Makefile 內容 all:@echo $(patsubst %.c,%.o,programA.c programB.c)# bash 中執行 make $ make programA.o programB.o

?

去空格函數: $(strip <string>)

功能: 去掉 <string> 字符串中開頭和結尾的空字符

返回: 被去掉空格的字符串值

# Makefile 內容 VAL := " aa bb cc "all:@echo "去除空格前: " $(VAL) @echo "去除空格后: " $(strip $(VAL)) # bash 中執行 make $ make 去除空格前: aa bb cc 去除空格后: aa bb cc

?

查找字符串函數: $(findstring <find>,<in>)

功能: 在字符串 <in> 中查找 <find> 字符串

返回: 如果找到, 返回 <find> 字符串,? 否則返回空字符串

# Makefile 內容 VAL := " aa bb cc "all:@echo $(findstring aa,$(VAL))@echo $(findstring ab,$(VAL))# bash 中執行 make $ make aa

?

過濾函數: $(filter <pattern...>,<text>)

功能: 以 <pattern> 模式過濾字符串 <text>, *保留* 符合模式 <pattern> 的單詞, 可以有多個模式

返回: 符合模式 <pattern> 的字符串

# Makefile 內容 all:@echo $(filter %.o %.a,program.c program.o program.a)# bash 中執行 make $ make program.o program.a

?

反過濾函數: $(filter-out <pattern...>,<text>)

功能: 以 <pattern> 模式過濾字符串 <text>, *去除* 符合模式 <pattern> 的單詞, 可以有多個模式

返回: 不符合模式 <pattern> 的字符串

# Makefile 內容 all:@echo $(filter-out %.o %.a,program.c program.o program.a)# bash 中執行 make $ make program.c

?

排序函數: $(sort <list>)

功能: 給字符串 <list> 中的單詞排序 (升序)

返回: 排序后的字符串

# Makefile 內容 all:@echo $(sort bac abc acb cab)# bash 中執行 make $ make abc acb bac cab

?

取單詞函數: $(word <n>,<text>)

功能: 取字符串 <text> 中的 第<n>個單詞 (n從1開始)

返回: <text> 中的第<n>個單詞, 如果<n> 比 <text> 中單詞個數要大, 則返回空字符串

# Makefile 內容 all:@echo $(word 1,aa bb cc dd)@echo $(word 5,aa bb cc dd) @echo $(word 4,aa bb cc dd) # bash 中執行 make $ make aa dd

?

取單詞串函數: $(wordlist <s>,<e>,<text>)

功能: 從字符串<text>中取從<s>開始到<e>的單詞串. <s>和<e>是一個數字.

返回: 從<s>到<e>的字符串

# Makefile 內容 all:@echo $(wordlist 1,3,aa bb cc dd) @echo $(word 5,6,aa bb cc dd) @echo $(word 2,5,aa bb cc dd) # bash 中執行 make $ make aa bb cc bb

?

單詞個數統計函數: $(words <text>)

功能: 統計字符串 <text> 中單詞的個數

返回: 單詞個數

# Makefile 內容all:@echo $(words aa bb cc dd)@echo $(words aabbccdd)@echo $(words )# bash 中執行 make $ make 4 1 0

?

首單詞函數: $(firstword <text>)

功能: 取字符串 <text> 中的第一個單詞

返回: 字符串 <text> 中的第一個單詞

# Makefile 內容 all:@echo $(firstword aa bb cc dd)@echo $(firstword aabbccdd)@echo $(firstword )# bash 中執行 make $ make aa aabbccdd

?

3.4.2 文件名函數

取目錄函數: $(dir <names...>)

功能: 從文件名序列 <names> 中取出目錄部分

返回: 文件名序列 <names> 中的目錄部分

# Makefile 內容 all:@echo $(dir /home/a.c ./bb.c ../c.c d.c)# bash 中執行 make $ make /home/ ./ ../ ./

?

取文件函數: $(notdir <names...>)

功能: 從文件名序列 <names> 中取出非目錄部分

返回: 文件名序列 <names> 中的非目錄部分

# Makefile 內容 all:@echo $(notdir /home/a.c ./bb.c ../c.c d.c)# bash 中執行 make $ make a.c bb.c c.c d.c

?

取后綴函數: $(suffix <names...>)

功能: 從文件名序列 <names> 中取出各個文件名的后綴

返回: 文件名序列 <names> 中各個文件名的后綴, 沒有后綴則返回空字符串

# Makefile 內容 all:@echo $(suffix /home/a.c ./b.o ../c.a d)# bash 中執行 make $ make .c .o .a

?

取前綴函數: $(basename <names...>)

功能: 從文件名序列 <names> 中取出各個文件名的前綴

返回: 文件名序列 <names> 中各個文件名的前綴, 沒有前綴則返回空字符串

# Makefile 內容 all:@echo $(basename /home/a.c ./b.o ../c.a /home/.d .e)# bash 中執行 make $ make /home/a ./b ../c /home/

?

加后綴函數: $(addsuffix <suffix>,<names...>)

功能: 把后綴 <suffix> 加到 <names> 中的每個單詞后面

返回: 加過后綴的文件名序列

# Makefile 內容 all:@echo $(addsuffix .c,/home/a b ./c.o ../d.c)# bash 中執行 make $ make /home/a.c b.c ./c.o.c ../d.c.c

?

加前綴函數: $(addprefix <prefix>,<names...>)

功能: 把前綴 <prefix> 加到 <names> 中的每個單詞前面

返回: 加過前綴的文件名序列

# Makefile 內容 all:@echo $(addprefix test_,/home/a.c b.c ./d.c)# bash 中執行 make $ make test_/home/a.c test_b.c test_./d.c

?

連接函數: $(join <list1>,<list2>)

功能: <list2> 中對應的單詞加到 <list1> 后面

返回: 連接后的字符串

# Makefile 內容 all:@echo $(join a b c d,1 2 3 4) @echo $(join a b c d,1 2 3 4 5) @echo $(join a b c d e,1 2 3 4) # bash 中執行 make $ make a1 b2 c3 d4 a1 b2 c3 d4 5 a1 b2 c3 d4 e

?

3.4.3 foreach

語法:

$(foreach <var>,<list>,<text>)

?

示例:

# Makefile 內容 targets := a b c d objects := $(foreach i,$(targets),$(i).o)all:@echo $(targets)@echo $(objects)# bash 中執行 make $ make a b c d a.o b.o c.o d.o

?

3.4.4 if

這里的if是個函數, 和前面的條件判斷不一樣, 前面的條件判斷屬于Makefile的關鍵字

語法:

$(if <condition>,<then-part>)

$(if <condition>,<then-part>,<else-part>)

?

示例:

# Makefile 內容 val := a objects := $(if $(val),$(val).o,nothing) no-objects := $(if $(no-val),$(val).o,nothing) all: @echo $(objects) @echo $(no-objects) # bash 中執行 make $ make a.o nothing

?

3.4.5 call - 創建新的參數化函數

語法:

$(call <expression>,<parm1>,<parm2>,<parm3>...)

?

示例:

# Makefile 內容 log = "====debug====" $(1) "====end====" all: @echo $(call log,"正在 Make") # bash 中執行 make $ make ====debug==== 正在 Make ====end====

?

3.4.6 origin - 判斷變量的來源

語法:

$(origin <variable>)

返回值有如下類型:

類型	含義
undefined	<variable> 沒有定義過
default	<variable> 是個默認的定義, 比如 CC 變量
environment	<variable> 是個環境變量, 并且 make時沒有使用 -e 參數
file	<variable> 定義在Makefile中
command line	<variable> 定義在命令行中
override	<variable> 被 override 重新定義過
automatic	<variable> 是自動化變量

?

示例:

# Makefile 內容 val-in-file := test-file override val-override := test-override all: @echo $(origin not-define) # not-define 沒有定義 @echo $(origin CC) # CC 是Makefile默認定義的變量 @echo $(origin PATH) # PATH 是 bash 環境變量 @echo $(origin val-in-file) # 此Makefile中定義的變量 @echo $(origin val-in-cmd) # 這個變量會加在 make 的參數中 @echo $(origin val-override) # 此Makefile中定義的override變量 @echo $(origin @) # 自動變量, 具體前面的介紹 # bash 中執行 make $ make val-in-cmd=val-cmd undefined default environment file command line override automatic

?

3.4.7 shell

語法:

$(shell <shell command>)

它的作用就是執行一個shell命令, 并將shell命令的結果作為函數的返回.

作用和 `<shell command>` 一樣, ` 是反引號

?

3.4.8 make 控制函數

產生一個致命錯誤: $(error <text ...>)

功能: 輸出錯誤信息, 停止Makefile的運行

# Makefile 內容 all:$(error there is an error!)@echo "這里不會執行!" # bash 中執行 make $ make Makefile:2: *** there is an error!. Stop.

?

輸出警告: $(warning <text ...>)

功能: 輸出警告信息, Makefile繼續運行

# Makefile 內容 all:$(warning there is an warning!)@echo "這里會執行!" # bash 中執行 make $ make Makefile:2: there is an warning! 這里會執行!

?

3.5 Makefile中一些GNU約定俗成的偽目標

如果有過在Linux上, 從源碼安裝軟件的經歷的話, 就會對 make clean, make install 比較熟悉.

像 clean, install 這些偽目標, 廣為人知, 不用解釋就大家知道是什么意思了.

下面列舉一些常用的偽目標, 如果在自己項目的Makefile合理使用這些偽目標的話, 可以讓我們自己的Makefile看起來更專業, 呵呵 :)

偽目標	含義
all	所有目標的目標，其功能一般是編譯所有的目標
clean	刪除所有被make創建的文件
install	安裝已編譯好的程序，其實就是把目標可執行文件拷貝到指定的目錄中去
print	列出改變過的源文件
tar	把源程序打包備份. 也就是一個tar文件
dist	創建一個壓縮文件, 一般是把tar文件壓成Z文件. 或是gz文件
TAGS	更新所有的目標, 以備完整地重編譯使用
check 或 test	一般用來測試makefile的流程

轉載于:https://www.cnblogs.com/sky-heaven/p/8520926.html

總結

以上是生活随笔為你收集整理的Makefile 使用总结【转】的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。