查找表又叫LUT(LOOK UP Table)，查找表有若干輸入端口，但僅僅有一個輸出端口。

查找表將輸入看做地址，將地址對應(yīng)的“表項”通過輸出端口輸出。

且輸入端口數(shù)為N，那么表項的數(shù)量為?。

A	B	OUT
0	0	表項1
0	1	表項2
1	0	表項3
1	1	表項4

?

這這里，引入這樣一個現(xiàn)象：假設(shè)配置表項為0、0、0、1。則發(fā)現(xiàn)邏輯上相當(dāng)于一個兩輸入與門。令表項為0、1、1、1.相當(dāng)于一個兩輸入或門，等等。由此可見輸出表項是可以配置的。實際上，這就是FPGA工作的本質(zhì)！在FPGA中，存儲表項使用的是塊RAM。

1.??????? 觸發(fā)器

觸發(fā)器是時序電路中具有一位二進制記憶功能的時序電路。英文flip-flop.比如D觸發(fā)器，RS觸發(fā)器

鎖存器：電平敏感的觸發(fā)器 ??

寄存器：邊沿敏感的觸發(fā)器

FPGA中通常使用D型觸發(fā)器

時序電路時鐘頻率越高—功耗越大(取決于MOS管的電流電壓特性)

RAM：SRAM(靜態(tài)隨機訪問存儲器)、DRAM（動態(tài)隨機訪問存儲器）、SDRAM(同步動態(tài)隨機訪問存儲器)

2.??????? 信號扇出能力

內(nèi)部的一個輸出信號所能直接驅(qū)動的接收源的個數(shù)

轉(zhuǎn)載于:https://www.cnblogs.com/shaonianpi/p/9991080.html

總結(jié)

以上是生活随笔為你收集整理的数字逻辑基础2的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。