文章目錄

• 引言
• How to Browse violation
• Pin data type
• Pin Data Example
• • **Clock Cone:**
  • Display Clock Off Data
• Display Load Data

引言

本篇博文是介紹DFT ug的第七章 Runing Test DRC Debugger，Designer會用Design Vision解決一些violation，直接在DC里面查看violation也是非常方便的。
所以，本篇博文會基于DFTug的第七章來重點介紹一下DRC violation。
GUI可以提供pre-DFT DRC的violation，post-DFT DRC violations and CTL models violation。

How to Browse violation

如下圖所示，我打開axr的lab1，include就是代表這些vioaltion里面的pin包含的名字，注意需要打上*。

如下圖所示，我們可以看到model的violation是因為不知道這個pll模塊的功能。

如下圖所示，藍(lán)色箭頭指的就是定位的D1 violation的cell，于是需要思考為什么這兩個cell有D1violation，說到D1 violation那就要去查看這兩個cell的時鐘端。如下圖紅色箭頭所指的這種具有陰影的port是用set_dft_signal定義過的port。這里僅僅打開了D1-1,但是可以按住shift鍵，同時inspect 這些violation。

如圖所示，這些黃色的小菱形是什么意思，代表hierarchy。
我看了properity，明白你的意思了，箭頭向上就是圖中2是1的上一層的net，4是3的下一層。
所以圖中2 ，3 位于top層，1，4位于top下面的分別兩個block層

如下圖所示，對于有CTL的cell，會用陰影表示。

Pin data type

通過選擇不同的Pin data, 可以選擇有不同的pin data type，而不同的pin data type將會導(dǎo)致pin data annotations的變化。大多數(shù)你選擇的pin data type有一個三個字符，但是如果你選擇的是test_setup 會因為數(shù)據(jù)非常長，所以無法顯示在pin data annotation上面，但是下圖中的wave view會變得可以選擇。


使用命令inspect violation

Pin Data Example

由于DFTug沒有對Pin data pin進(jìn)行更多的介紹，所以一下內(nèi)容具體參考TetraMAX help。
在TMAX的GSV界面下，你可以點擊SETUP按鈕，而SWV（simulation wave viewer）僅僅支持Debug Sim Data\Sequential Sim Data\TEST Setup 三種data type.
下面是對其中比較常用到的pin data type介紹。

Clock Cone:

pin data annotation分為：C E CE N
Typical Use： debug clock violation。
Data Displayed： cone of influence and effect cones for the selected clock。
該pin data annotation用于查看時鐘的影響范圍和效果范圍。

如圖所示：
C：代表時鐘的一個影響區(qū)域，我可以覺得可以理解為時鐘可以control的區(qū)域。C起源一個單獨的點，然后通過組合門電路，最終終止于時序電路的clock input端。
E ：代表是時鐘的效果域，他起源于時序電路的輸出口，結(jié)束于時序電壓，同樣通過組合邏輯門。
CE：CE代表控制和效果，C和E都存在，存在于feed back path。
N：代表該pin data既不是clock cone也不是effect cone。

Display Clock Off Data

如下圖所示，當(dāng)選擇時鐘關(guān)閉的時候，不受時鐘影響的net，全都用X表示。而時鐘和復(fù)位端都會被置位為0，
注意下圖中第59個cell，因為復(fù)位有反向器，而不滿足低電平復(fù)位，所以there is a logic 0 value on this pin, which resulets in a C1 violation (unstable scan cells when clock s off), The solution to the problem 就是把反向器拿掉。然后，重新執(zhí)行run_drc。

Display Load Data

如果，你想要查看load_unload procedure的邏輯值，選擇Load作為Pin data type后。通常會以AAA{}SBB這樣的格式來表示。

AAA代表了一個或者多個邏輯狀態(tài)，它是在load_unload開始之前的值。
假如說，在load_unload開始之前有三個cycle，如果輸入端口input port被force 1，則input port就會show111{}1, 如果這個port是一個pulse，并且再第三個test cycle是一個低電平的port，那么這個port將會顯示邏輯值，11101{}1。因此，在這個case中，第三個cycle被擴(kuò)展為三個時間事件（time events) 因此可以表示為 --101{}-
{ }代表的是shift的值

總結(jié)

以上是生活随笔為你收集整理的DFTug - Running the Test DRC Debugger的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。