文章目錄

• 引言
• 1、Getting Started
• 2、VCS MX flow
• • 2.1 分析過程
  • 2.2 綜合過程
  • 2.3 仿真過程

引言

本文用于總結(jié)閱讀VCS user guide后的讀書筆記，具體如果以后用到userguide里面的知識(shí)可以更快的去查詢。由于手冊非常全面，長達(dá)1000多頁碼，而且涉及到了與C,SV,VHDL,verilog，所以，不可能一朝一日掌握，在已經(jīng)具備Verilog的基礎(chǔ)上，下面對VCS里面的Verilog部分進(jìn)行閱讀并做好筆記，然后，隨著能力不斷增強(qiáng)，再逐漸補(bǔ)充，也不失為一種優(yōu)秀的學(xué)習(xí)方法。另外，我知道很多人也看過啟芯的視頻，或者跑過官方的一些簡單流程，但我覺得user guide還是有必要看一看。

1、Getting Started

---

前面一大堆介紹了如何安裝，這些不用管，我們已經(jīng)安裝完畢了。
-----------------------------------分界限--------------------------------------
Using the Simulator
VCS MX使用三個(gè)步驟來編譯、綜合、仿真 verilog、vhdl、mixed hdl.
注意：鑒于我們的ubuntu18.04以及安裝的vcs2016 必須使用-full64，否則找不到編譯器

• 分析設(shè)計(jì)analyzing

vlogan -full64 [ vlogan-option] file.v +v2kvhdlan -full64 [vhdlan-option] file.vhdvlogan -sverilog [vlogan -option] file.sv file2.v

• 綜合設(shè)計(jì)elaborating

vcs -full64 [compile-option] file.v +v2k

• 仿真設(shè)計(jì)simulating

simv [run-option]

2、VCS MX flow

2.1 分析過程

分析過程，VCS要做的工作是檢查語法錯(cuò)誤（syntax errors），VCS會(huì)生成一些中間文件，提供給下一級(jí)的綜合，并會(huì)保存這些中間文件。

using vlogan
注意;鑒于安裝的系統(tǒng)和軟件，務(wù)必加上-full64

% vlogan -full64 [vlogan_option] file.v file2.v

option:
【這里舉例幾個(gè)參數(shù)】具體可以查看userguide

-help
打印vlogan的信息
-nc
壓縮新思科技的版權(quán)信息
-q
壓縮所有vlogan的信息
-full64
采用64位仿真分析設(shè)計(jì)。
-l filename.log
制定一個(gè)日志文件 ，由于終端顯示有限
-sverilog
開啟SV。

-timescale=time_unit/time_precision
優(yōu)先級(jí)高于源文件中。

-v library_file
指定Verilog的庫文件來搜索module的定義【比如xilinx的庫】
-y library_directory
指定verilog庫的目錄來搜索module

+incldir+directory
制定包含的頭文件，你也可以指定多個(gè)頭文件用+即可

-sverilog
開啟sv

-+v2k
開始veriog2001標(biāo)準(zhǔn)

實(shí)際例子：

可以看出生成的AN.DB為分析模塊后產(chǎn)生的一個(gè)中間文件

2.2 綜合過程

綜合是開始仿真設(shè)計(jì)的第二步驟。在這一部分，將會(huì)使用生成的中間文件，然后生成一個(gè)二進(jìn)制的可執(zhí)行文件，simv 。這個(gè)可執(zhí)行的二進(jìn)制文件將會(huì)在仿真中用到。
在這個(gè)過程，你可以選擇優(yōu)化模式或者debug模式。
官方推薦使用debug模式，再切換到優(yōu)化模式。
在debug模式中，你還可以需選擇部分debug還是fulldebug，這種模式下，VCS的性能不是最好。

句法如下：
鑒于本系統(tǒng)實(shí)驗(yàn)平臺(tái)，務(wù)必加上-full64

vcs -full64 [elab-option] [libname.] design_unit

design_unit是設(shè)計(jì)單元
libname. 你可以指定庫
下面看一下選項(xiàng);具體請查看useguide

搜索Verilog的庫
-lib library1[:library2:library3…]
制定庫文件搜索，對于沒有找到的模塊

-full64

以64位模式開啟綜合和仿真

-file filename
制定一個(gè)文件包含了綜合時(shí)的選項(xiàng)（這個(gè)可以不用每次去敲這么多選項(xiàng)，停方便）

-gui
在運(yùn)行的時(shí)候就開啟DVE，也就是綜合后，立馬執(zhí)行DVE

-R
立即運(yùn)行可執(zhí)行文件，一旦VCS鏈接完成

-l filename.log
指定一個(gè)文件用于記錄綜合后的信息，如果你已經(jīng)輸入了-R選項(xiàng)，VCS會(huì)在同一個(gè)文件中記錄下綜合和仿真的信息

2.3 仿真過程

有兩種模式，一種是interaction mode（debug mode）
一種是Batch mode（優(yōu)化模式）
為了以debug模式運(yùn)行，在綜合時(shí)候必須加上-debug 或者-debug_all

當(dāng)你需要debug你的設(shè)計(jì)時(shí)，比如使用DVE或者UCLI時(shí)候，你就需要debug模式

現(xiàn)在 VCS具有以下針對debug的選項(xiàng)
-debug_pp
-debug 部分調(diào)試模式
-debug_all 開啟全部調(diào)試

使用優(yōu)化模式（batch mode）被用于當(dāng)你的設(shè)計(jì)已經(jīng)經(jīng)過驗(yàn)證，并且沒錯(cuò)誤，優(yōu)化模式將會(huì)使VCS的運(yùn)行效果非常好。

總結(jié)

以上是生活随笔為你收集整理的VCS user guide读书笔记启发篇的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。