modelsim的工程仿真流程--2
生活随笔
收集整理的這篇文章主要介紹了
modelsim的工程仿真流程--2
小編覺得挺不錯的,現在分享給大家,幫大家做個參考.
文章目錄
- 引言
- 創建工程及工程庫
- 加載設計文件
- 運行仿真
- 保存波形文件wlf
- 基本仿真流程與工程仿真流程方法對比
- 附錄
引言
首先建立一個工程,然后向工程中添加設計文件,接下來編譯設計文件,之后運行仿真。
創建工程及工程庫
此時可以看到在workspace窗口開始有了project標簽,由于新建的工程中沒有文件,所以顯示為空白區域。至此創建工程結束,接下來可以向工程中添加文件。
加載設計文件
一般來說,我們不需要在這里創建新文件,我們往往是獨添加設計文件。
運行仿真
保存波形文件wlf
mpf為modelsim的工程文件
wlf為波形文件,也就是說可以在運行了過后,把波形保存下來,以免每一次打開都要重新運行。
打開wlf文件,后直接點擊add wave即可,而不需要再次run -all
基本仿真流程與工程仿真流程方法對比
https://blog.csdn.net/ciscomonkey/article/details/87654997
上一章講了基本的仿真流程,這種方法不用創建工程,而是直接創建library庫,通過編譯文件后,然后導入庫,進行仿真測試。
本章是用先建立工程,然后再向工程中添加入文件,最后完成仿真。其實二者區別不大,
前者只是庫的概念,后者是工程的概念。
都是向其中添加文件,實現仿真。
note:如果是調用了IP核,仍然要把IP的.v文件導入。
附錄
module test; wire sum,c_out; reg a,b,c_in;fulladd fadd(sum,c_out,a,b,c_in); /* initial begin #15 force fadd.sum=a&b&c_in;#20 release fadd.sum;#10 $stop; end */ initial begina=0;b=0;c_in=0;#10 a=0;b=0;c_in=1;#10 a=0;b=1;c_in=0;#10 a=0;b=1;c_in=1;#10 a=1;b=0;c_in=0;#10 a=1;b=0;c_in=1;#10 a=1;b=1;c_in=0;#10 a=1;b=1;c_in=1;#10 $stop; end endmodule module fulladd(sum,c_out,a,b,c_in); output sum,c_out; input a,b,c_in;wire s1,c1,c2;xor (s1,a,b); and (c1,a,b); xor (sum,s1,c_in); and (c2,s1,c_in); or (c_out,c2,c1);endmodule總結
以上是生活随笔為你收集整理的modelsim的工程仿真流程--2的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: modelsim的库仿真流程--1
- 下一篇: 按键抖动仿真Testbench(repe