FPGA教程目錄

MATLAB教程目錄

---------------------------------------------------------------------------------------

在Verilog中，對(duì)于循環(huán)功能的實(shí)現(xiàn)，主要通過(guò)for語(yǔ)句來(lái)實(shí)現(xiàn)。

在verilog中，for循環(huán)的主要功能用于賦值和延遲兩個(gè)功能，下面對(duì)這兩個(gè)功能的實(shí)現(xiàn)進(jìn)行介紹。

1.賦值功能

首先來(lái)看一個(gè)例子：

`timescale 1ns / 1psmodule count( input i_clk, input i_rst, output reg[9:0]o_count1, output reg[9:0]o_count2, output reg[9:0]o_count3 );reg[7:0]tmps; integer i; reg[7:0]men_delay[16:1]; always @(posedge i_clk or posedge i_rst) beginif(i_rst)begintmps<=8'd0;for(i=1;i<=16;i=i+1)beginmen_delay[i]<=8'd0;endend e

總結(jié)

以上是生活随笔為你收集整理的8.Verilog的for循环语句使用的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。