所謂實(shí)現(xiàn)（Implement）是將綜合輸出的邏輯網(wǎng)表翻譯成所選器件的底層模塊與硬件原語，將設(shè)計(jì)映射到器件結(jié)構(gòu)上，進(jìn)行布局布線，達(dá)到在選定器件上實(shí)現(xiàn)設(shè)計(jì)的目的。實(shí)現(xiàn)主要分為3個(gè)步驟：翻譯（Translate）邏輯網(wǎng)表，映射（Map）到器件單元與布局布線（Place & Route）。翻譯的主要作用是將綜合輸出的邏輯網(wǎng)表翻譯為Xilinx特定器件的底層結(jié)構(gòu)和硬件原語（具體的原語詳見第3章中的原語介紹）。映射的主要作用是將設(shè)計(jì)映射到具體型號的器件上（LUT、FF、Carry等）。布局布線步驟調(diào)用Xilinx布局布線器，根據(jù)用戶約束和物理約束，對設(shè)計(jì)模塊進(jìn)行實(shí)際的布局，并根據(jù)設(shè)計(jì)連接，對布局后的模塊進(jìn)行布線，產(chǎn)生FPGA/CPLD配置文件。

翻譯過程

在翻譯過程中，設(shè)計(jì)文件和約束文件將被合并生成NGD（原始類型數(shù)據(jù)庫）輸出文件和BLD文件，其中NGD文件包含了當(dāng)前設(shè)計(jì)的全部邏輯描述，BLD文件是轉(zhuǎn)換的運(yùn)行和結(jié)果報(bào)告。實(shí)現(xiàn)工具可以導(dǎo)入EDN、EDF、EDIF、SEDIF格式的設(shè)計(jì)文件，以及UCF（用戶約束文件）、NCF（網(wǎng)表約束文件）、NMC（物理宏庫文件）、NGC（含有約束信息的網(wǎng)表）格式的約束文件。翻譯項(xiàng)目包括3個(gè)命令：

• [Translation Report]用以顯示翻譯步驟的報(bào)告；
  

• [Floorplan Design]用以啟動(dòng)Xilinx布局規(guī)劃器（Floorplanner）進(jìn)行手動(dòng)布局，提高布局器效率；

• [Generate Post-Translate Simulation Model]用以產(chǎn)生翻譯步驟后仿真模型，由于該仿真模型不包含實(shí)際布線時(shí)延，所以有時(shí)省略此仿真步驟。

映射過程

在映射過程中，由轉(zhuǎn)換流程生成的NGD文件將被映射為目標(biāo)器件的特定物理邏輯單元，并保存在NCD（展開的物理設(shè)計(jì)數(shù)據(jù)庫）文件中。映射的輸入文件包括NGD、NMC、NCD和MFP（映射布局規(guī)劃器）文件，輸出文件包括NCD、PCF（物理約束文件）、NGM和MRP（映射報(bào)告）文件。其中MRP文件是通過Floorplanner生成的布局約束文件，NCD文件包含當(dāng)前設(shè)計(jì)的物理映射信息，PCF文件包含當(dāng)前設(shè)計(jì)的物理約束信息，NGM文件與當(dāng)前設(shè)計(jì)的靜態(tài)時(shí)序分析有關(guān)，MRP文件是映射的運(yùn)行報(bào)告，主要包括映射的命令行參數(shù)、目標(biāo)設(shè)計(jì)占用的邏輯資源、映射過程中出現(xiàn)的錯(cuò)誤和告警、優(yōu)化過程中刪除的邏輯等內(nèi)容。映射項(xiàng)目包括如下命令：

• [Map Report]用以顯示映射步驟的報(bào)告；

• [Generate Post-Map Static Timing]產(chǎn)生映射靜態(tài)時(shí)序分析報(bào)告，啟動(dòng)時(shí)序分析器（Timing Analyzer）分析映射后靜態(tài)時(shí)序；

• [Manually Place & Route （FPGA Editor）]用以啟動(dòng)FPGA底層編輯器進(jìn)行手動(dòng)布局布線，指導(dǎo)Xilinx自動(dòng)布局布線器，解決布局布線異常，提高布局布線效率；

• [Generate Post-Map Simulation Model]用以產(chǎn)生映射步 驟后仿真模型，由于該仿真模型不包含實(shí)際布線時(shí)延，所以有時(shí)也省略此仿真步驟。

布局和布線過程

布局和布線（Place & Route）：通過讀取當(dāng)前設(shè)計(jì)的NCD文件，布局布線將映射后生成的物理邏輯單元在目標(biāo)系統(tǒng)中放置和連線，并提取相應(yīng)的時(shí)間參數(shù)。布局布線的輸入文件包括NCD和PCF模板文件，輸出文件包括NCD、DLY（延時(shí)文件）、PAD和PAR文件。在布局布線的輸出文件中，NCD包含當(dāng)前設(shè)計(jì)的全部物理實(shí)現(xiàn)信息，DLY文件包含當(dāng)前設(shè)計(jì)的網(wǎng)絡(luò)延時(shí)信息，PAD文件包含當(dāng)前設(shè)計(jì)的輸入輸出（I/O）管腳配置信息，PAR文件主要包括布局布線的命令行參數(shù)、布局布線中出現(xiàn)的錯(cuò)誤和告警、目標(biāo)占用的資源、未布線網(wǎng)絡(luò)、網(wǎng)絡(luò)時(shí)序信息等內(nèi)容。布局布線步驟的命令與工具非常多：

• [Place & Route Report]用以顯示布局布線報(bào)告；

• [Asynchronous Delay Report]用以顯示異步實(shí)現(xiàn)報(bào)告；

• [Pad Report]用以顯示管腳鎖定報(bào)告；

• [Guide Results Report]用以顯示布局布線指導(dǎo)報(bào)告，該報(bào)告僅在使用布局布線指導(dǎo)文件NCD文件后才產(chǎn)生；

• [Generate Post-Place & Route Static Timing]包含了進(jìn)行布局布線后靜態(tài)時(shí)序分析的一系列命令，可以啟動(dòng)Timing Analyzer分析布局布線后的靜態(tài)時(shí)序；

• [View/Edit Place Design（Floorplanner）]和[View/Edit Place Design（FPGA Editor）]用以啟動(dòng)Floorplanner和FPGA Editor完成FPGA布局布線的結(jié)果分析、編輯，手動(dòng)更改布局布線結(jié)果，產(chǎn)生布局布線指導(dǎo)與約束文件，輔助Xilinx自動(dòng)布局布線器，提高布局布線效率并解決布局布線中的問題；

• [Analyze Power（XPower）]用以啟動(dòng)功耗仿真器分析設(shè)計(jì)功耗；

• [Generate Post-Place & Route Simulation Model]用以產(chǎn)生布局布線后仿真模型，該仿真模型包含的時(shí)延信息最全，不僅包含門延時(shí)，還包含了實(shí)際布線延時(shí)。該仿真步驟必須進(jìn)行，以確保設(shè)計(jì)功能與FPGA實(shí)際運(yùn)行結(jié)果一致；

• [Generate IBIS Model]用以產(chǎn)生IBIS仿真模型，輔助PCB布板的仿真與設(shè)計(jì)；

• [Multi Pass Place & Route]用以進(jìn)行多周期反復(fù)布線；

• [Back-annotate Pin Locations]用以反標(biāo)管腳鎖定信息

經(jīng)過綜合后，在過程管理區(qū)雙擊“Implement Design”選項(xiàng)，就可以完成實(shí)現(xiàn).經(jīng)過實(shí)現(xiàn)后能夠得到精確的資源占用情況。

轉(zhuǎn)載于:https://www.cnblogs.com/peihao/p/5414016.html

總結(jié)

以上是生活随笔為你收集整理的基于ISE的设计实现基础的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。