4 輸入 LUT。過去，所有 FPGA 的一個共同特點是，需要四個以上輸入的功能必須使用若干 LUT 和/ 或復用器的組合才能實現。
Virtex-5 系列是第一個提供具有完全獨立（非共享）輸入的真正 6 輸入 LUT 的 FPGA平臺。這一點帶來了一些令人矚目的優勢。為了提高邏輯結構的性能，至關重要的是要通過 LUT 盡量縮短關鍵路徑延遲。

6 輸入 LUT 帶來的幾點好處：

由于它直接在 LUT 中實現較寬的功能，使寄存器之間的邏輯級數減少，從而提高
了性能。
它實現的邏輯顯著大于四輸入 LUT。
較大 LUT 減少了所需互連（布線資源）量，從而降低了功耗。

Virtex-5 系列 SLICEM LUT 還提供了其他好處：
分布式 RAM 的新長寬比：每個 LUT 都可以配置成 64 x 1 或 32 x 2 分布式 RAM。
給設計人員帶來的好處是，能夠以高得多的密度和速度以及更大的靈活性實現分布
式 RAM。
更長的 SRL 鏈：一個 LUT 即可支持一個 32 位的 SRL。因此，一個 Slice 即可實現一個多達 128 位的移位寄存器，與過去的架構相比，顯著節約了面積并減少了布
線資源。只有 Xilinx 器件中才有移位寄存器這種功能。Xilinx ISE? 軟件封裝機自
動封裝兩個共用尋址但不同數據的 16 位 SRL。換言之，如果應用需要，在一個
Slice 中即可實現 16 位長和 8 位寬的移位寄存器。

轉載于:https://www.cnblogs.com/puck/p/3468994.html

總結

以上是生活随笔為你收集整理的4入lut 6入的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。