筆記　　1、vivado? hls是fpga高級(jí)綜合工具，可以將C語(yǔ)言轉(zhuǎn)換成verilog代碼，適合編寫算法，但是要有硬件思想。

　　　　2、軟核就是只要資源足夠，就可以用邏輯打一個(gè)CPU出來(lái)，與硬核不一樣，硬核是FPGA本身就嵌入了一個(gè)CPU硬件結(jié)構(gòu)，而HLS是高級(jí)綜合工具，只是

　　　　將C語(yǔ)言轉(zhuǎn)換成verilog代碼，三者之間區(qū)別是蠻大的。

　　　　3、HLS操作流程：

　　　　　　（1）創(chuàng)建工程　　（2）編寫.cpp .h 和textbench文件，注意testbench里面的函數(shù)必須是主函數(shù)　　(3)C仿真　　（4）綜合生成RTL代碼

　　　　　　（5）接口約束 Directive led_o 接口 ovld是輸出有效標(biāo)志位 ap_vld輸入有效標(biāo)志位，打印數(shù)據(jù)unsigned　　（6）modelsim仿真

　　　　　　（7）封裝IP

　　　　4、解決位寬可以調(diào)用ap_int.h??ap_fixed<3,3>? ?//3位寬 ，整數(shù)位3　　<3,1>3位寬，1位整數(shù)，2位小數(shù)

　　　　5、 ./代表本目錄? ../代表上一級(jí)目錄

轉(zhuǎn)載于:https://www.cnblogs.com/bixiaopengblog/p/7747965.html

總結(jié)

以上是生活随笔為你收集整理的vivado hls(1)的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。