本博文展示的操作基于Cadence 17.4，更早的版本基本操作應(yīng)是一樣的，細(xì)節(jié)會(huì)略有不同，注意照葫蘆畫瓢。

1. 為什么PCB要位號(hào)重排

PCB位號(hào)重排的主要目的是方便在電路板調(diào)試時(shí)查找元器件，重排之后為保持原理圖與PCB一致，所以還需要將新位號(hào)反標(biāo)回原理圖。

2. 位號(hào)重排前的準(zhǔn)備

2.1 確認(rèn)網(wǎng)表是最新的

確認(rèn)當(dāng)前PCB中使用的網(wǎng)表與原理圖是一致的，即使用的是最新版原理圖生成的網(wǎng)表，確認(rèn)方法可以是將最新的網(wǎng)表再import一次。

2.2 確認(rèn)布局布線、絲印調(diào)整等已經(jīng)完成

因?yàn)槲惶?hào)重排是按照位置來的，所以應(yīng)在所有元器件位號(hào)絲印全部排列好后再進(jìn)行重排，推薦在出光繪之前進(jìn)行重排，此時(shí)Display -> Status中顯示的當(dāng)前布局布線狀態(tài)，應(yīng)為3個(gè)0%，如下圖。

2.3 PCB重排前至少保存兩個(gè)設(shè)計(jì)文件副本

特別提醒，位號(hào)重排不可退回，如不小心重排設(shè)置錯(cuò)誤，或者其它原因?qū)е轮嘏懦鲥e(cuò)，那么整個(gè)PCB基本是廢掉了，要重畫！！！
所以，強(qiáng)烈建議，

PCB重排前至少保存兩個(gè)設(shè)計(jì)文件副本！！！

PCB重排前至少保存兩個(gè)設(shè)計(jì)文件副本！！！

PCB重排前至少保存兩個(gè)設(shè)計(jì)文件副本！！！

很關(guān)鍵，講三遍。

3. 如何在Allegro進(jìn)行位號(hào)重排

Allegro中具體的位號(hào)重排操作如下：

3.1 Logic -> Auto Rename Refdes -> Rename，打開Rename RefDes窗口。

3.2 點(diǎn)擊setup進(jìn)入Rename RefDes的設(shè)置。

默認(rèn)設(shè)置如下，需要更改。

3.3 位號(hào)重排相關(guān)設(shè)置如下，刪除方框中的內(nèi)容，勾選Preserve current prefixes，其它保持默認(rèn)，最后點(diǎn)擊close。

設(shè)置選項(xiàng)說明（不關(guān)心可不看，就按上圖設(shè)置即可）：

Layer：可選Top，Bottom 和 BOTH（默認(rèn)），分別表示只重排頂層，底層 和 兩層都重排。

Directions for Top/Bottom Layer：設(shè)置重排方向，頂層默認(rèn)方向從左到右，從上到下進(jìn)行重排，底層默認(rèn)方向從右到左，從上到下。

Reference Designator Format：位號(hào)樣式。

RefDes Prefix：位號(hào)前綴，默認(rèn)為*，表示多種樣式。

Top Layer Identifier：頂層標(biāo)識(shí)，默認(rèn)為T，這時(shí)頂層位號(hào)前綴就會(huì)加上T，如原本的C1，變?yōu)镃T1; R100變?yōu)镽T100，推薦不添加標(biāo)識(shí)。

Bottom Layer Identifier：底層標(biāo)識(shí)，默認(rèn)為B，同上。

Skip Character(s): 跳過字符，默認(rèn)為IOQ，貌似意思是位號(hào)中包含的設(shè)定的字符就跳過不重排，實(shí)際試驗(yàn)發(fā)現(xiàn)不是這個(gè)意思，例如設(shè)定C，應(yīng)該包含C字符的不重排，但電容C還是被重排了，所以，這個(gè)選項(xiàng)好像沒什么用，保持默認(rèn)即可。

Renaming Method：重排方式，可選Sequential（默認(rèn)）/ Grid Based，表示按序號(hào)重排如C1，C2, … , C50；或者按格點(diǎn)重排（位號(hào)太長，通常不用）。

Preserve current prefixes：保留當(dāng)前前綴，只在重排方式選Sequential時(shí)有效，務(wù)必勾選，否則，C、R、U這些前綴都會(huì)變?yōu)镽E。

Refdes Digits：位號(hào)數(shù)字位數(shù)，可選從1~5，默認(rèn)為1，表示C1；如果設(shè)置為2，C1會(huì)變?yōu)镃01；設(shè)置為3，C1會(huì)變?yōu)镃001。

3.4 設(shè)置完成后點(diǎn)擊Rename，執(zhí)行重排位號(hào)操作，command窗口中會(huì)顯示執(zhí)行進(jìn)度與執(zhí)行成功與否。

絕大部分情況我們都選擇Rename all components，即重排所有元器件，故這里不介紹如何只重排部分元器件。

Rename操作會(huì)生成Rename.log文本文件，用來指示重排的具體操作。

4. 如何將重排好的位號(hào)反標(biāo)回原理圖

注意，反標(biāo)之前，保存原理圖副本，反標(biāo)操作易失敗。

下面介紹在Capture中反標(biāo)的操作。

4.1 打開原理圖文件，選中左側(cè)File窗口下的*.dsn，然后點(diǎn)擊Tools -> Back Annotate（或者點(diǎn)擊工具欄上的Back Annotate圖標(biāo)），打開反標(biāo)界面。

4.2 反標(biāo)界面需要執(zhí)行兩個(gè)操作：一是指定重排好的PCB源文件即*.brd文件，二是指定此原理圖生成的網(wǎng)表文件路徑，然后，點(diǎn)擊確定 -> 彈出Design has been modified對話框，選擇是 -> 反標(biāo)操作開始，左上角出現(xiàn)Process窗口 -> 反標(biāo)完成。

注意：

1.據(jù)我猜測，反標(biāo)的原理應(yīng)該是：Capture軟件從*.brd文件中得到新元件位號(hào)，從自身原本生成的netlist中得到舊位號(hào)，兩者對比，軟件就知道應(yīng)該如何進(jìn)行反標(biāo)了。

2.反標(biāo)操作會(huì)生成*.swp文件（Backannotate窗口中的output），可用文本編輯器打開，此文件指示了反標(biāo)具體的操作。此swp文件與PCB重排自動(dòng)生成的Rename.log文件正好相反，但我們通常不關(guān)心這兩個(gè)文件，除非在反標(biāo)的時(shí)候出錯(cuò)了。

3.反標(biāo)操作除了元器件位號(hào)從PCB傳回原理圖以外，PCB中的約束設(shè)置即Constraints也會(huì)傳回原理圖，并會(huì)生成約束對比報(bào)告，我們通常也不必關(guān)心它。

5.檢測反標(biāo)回原理圖的位號(hào)是否正確

簡單的辦法是，用反標(biāo)后的原理圖生成新的網(wǎng)表，然后在Allegro中import新網(wǎng)表，觀察Status，如果還是跟原來一樣的3個(gè)0%，就證明現(xiàn)在原理圖和PCB位號(hào)是同步的，反標(biāo)成功了。

如果PCB中在導(dǎo)入新網(wǎng)表后出現(xiàn)飛線，此時(shí)Status也不會(huì)有3個(gè)0%，說明反標(biāo)出錯(cuò)了。拿之前保存的副本再按步驟試試。

如有錯(cuò)漏，歡迎在評論區(qū)指出，謝謝！

總結(jié)

以上是生活随笔為你收集整理的Allegro中元器件位号重排并反标回原理图的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。