隨著數據速率的提高，時鐘抖動分析的需求也在與日俱增。在高速串行數據鏈路中，時鐘抖動會影響發射機、傳輸線和接收機的數據抖動。時鐘質量保證的測量方法也在不斷發展。目前的重點是針對比特誤碼率(BER) 建立時鐘性能和系統性能之間的直接聯系。

今天我們將探討參考時鐘的作用和時鐘抖動對數據抖動的影響， 并討論一種使用 Keysight E5001A 精確時鐘抖動分析應用軟件 ( 可在 E5052B 信號源分析儀上運行 ) 的全新測量技術。該測量技術提供了前所未有的測量精度，可測量隨機抖動 (RJ) 并對隨機抖動和周期抖動 (PJ) 分量進行實時抖動頻譜分析，以提升您的設計質量。我們還探討了解決方案的實時測量功能，此功能可加快設計驗證過程。

************** Keysight World 2020 (Shanghai） 邀請函 ****************是德科技：Keysight World 2020 Shanghai 誠邀乘風破浪的創新者們共探未來

Keysight World 注冊報名?keysightworld2020.smarket.com.cn

參考時鐘在高速串行應用中的作用

圖 1 所示的是高速串行數據鏈路中的主要元器件。發射機通常將一組速率較低的并行信號轉換成串行數據流。信號經過一條包括多個背板和電纜的傳輸通道進行傳送。接收機通常會解釋輸入的串行數據，從中分離出時鐘，再把串行數據重新轉換成并行數據流。在許多諸如此類的說明中，參考時鐘更多地被視為一個組成部分但不是關鍵部分，但是在高速串行數據系統中數據比特率可達數吉比特，此時參考時鐘是一種關鍵部分。通常，參考時鐘的振蕩速率遠遠低于數據速率，并在發射機中成倍增長。發射機使用參考時鐘來確定串行數據流中的邏輯變換定時。發射的數據中包括參考時鐘的特征。在接收機中可能會出現兩種不同的情況。如果未分配參考時鐘，則接收機會利用鎖相環 (PLL) 從數據流中還原時鐘— 并利用該時鐘定位采樣時間點。如果已分配參考時鐘，則接收機會同時使用數據信號和參考時鐘來定位采樣點。

圖 1. 參考時鐘的作用

圖 2. 時鐘抖動對發射機的影響

圖 3. PLL 頻率響應

時鐘抖動對發射機數據抖動的影響

參考時鐘是最終的系統定時源。它為發射機、已分配和未分配的時鐘系統提供時基，而接收機的時鐘恢復電路可以重現參考時鐘特征。現在我們將探討時鐘抖動如何在系統發射機中進行傳輸。

發射機必須用適當的因數乘以參考時鐘獲得數據速率，才能確定邏輯變換定時。例如，對于 100 MHz 參考時鐘和 5 Gb/s 輸出信號，發射機將用PLL 給參考時鐘乘以因數50。PLL 乘法器不僅放大時鐘抖動，還引入其自身的抖動，主要是PLL 壓控振蕩器(VCO) 的RJ。頻率乘以因數n 的結果是相位噪聲功率載波比乘以n2，所以抖動迅速變大。

發射機中的PLL 乘法器具有一定的頻率響應，通常是如圖 3 所示的二階響應。非均勻頻率響應會產生一個值得注意的問題: 時鐘抖動實際上有什么影響? 如果PLL 非常出色且帶寬為零，那么它將過濾掉所有的時鐘抖動，從而為發射機提供無抖動時基。當然，零帶寬意味著無限鎖定時間，所以我們不得不綜合考慮，但是PLL 帶寬越窄，參考時鐘加入數據中的抖動就越小。確定時鐘是否能在系統中正常工作且符合預期的BER 要求，需要對抖動頻譜進行詳細測試。

真實的抖動源

如果觀察實際環境中的高速數字電路，您會發現許多抖動源，如圖4所示。跟我們前面討論的一樣，時鐘信號通常分配給多個IC，時鐘頻率可能進行乘法和/ 或除法運算。即使我們假設來自晶體振蕩器的參考時鐘具有較低的抖動， 但是由于IC 帶來的附加噪聲或其他設備產生的干擾，經過乘法或除法運算的輸出時鐘也可能不是非常干凈。

開關電源的噪聲是一個主要污染源，開關頻率一般為100 kHz 到1MHz。開關電源噪聲可能會注入時鐘信號線路，它在左下角的圖4 中顯示為PJ。

其他周期抖動源可能是來自數據或時鐘線路的干擾，或是在時鐘線上的互調產物(見圖4)。只要PJ 分量出現在遠離時鐘頻率處，就很有可能通過插入帶通濾波器(或低通濾波器) 來消除這些抖動。然而，當周期抖動接近時鐘頻率時會遇到問題，由于很難得到高頻高Q 濾波器。參考時鐘的RJ 也一樣，時鐘除法器可能增加寬帶噪聲，這可能會使輸出時鐘信號的RJ 增加。

要診斷各種問題，設計人員必須表征有關電路物理布局和/ 或工作環境下的時鐘抖動。

圖 4. 實際環境中的抖動源

通過相位噪聲測量技術表征時鐘抖動

圖 5. 利用相位噪聲測量分析 RJ

在相位噪聲頻譜中可以看到 PJ 分量的毛刺。所以 PJ 頻率知識對于診斷問題非常有幫助。參考每個 PJ 頻率的 PJ rms 也能幫您了解每個 PJ 分量對總體時鐘抖動的影響，查看去除主要 PJ 分量之后總體抖動的變化。(見圖 6)

圖 6. 相位噪聲測量的 PJ 頻率分量

通過 E5052B 信號源分析儀 的先進體系結構進行實時抖動測量

與傳統的抖動測量模式不同，帶有 E5001A 軟件的 E5052B 信號源分析儀 可以對相位噪聲測量進行實時抖動分析。該儀器使用PLL 提供參考源。它能夠自動檢測時鐘頻率，在幾毫秒內把內置參考源自動調諧為時鐘頻率，測量相位檢波器保持 PLL 所產生的噪聲信號。通過可用于100 MHz 抖動帶寬測量的模擬數字轉換器 (ADC) 和用于頻域數據的實時快速傅立葉變換 (FFT)，它可以以 250 MSa/s 的速率捕獲噪聲信號，從而能顯著提高測量速度。例如，1 kHz 到 100 MHz 帶寬的測量每次只需0.3 秒。

圖 7. Keysight E5052B 信號源分析儀的先進體系結構

利用交叉關聯技術獲得前所未有的低抖動本底噪聲

E5052B 信號源分析儀抖動測量分辨率和本底噪聲非常低，通常10Gbps速率時的RJ 本底噪聲僅為幾飛秒。由于ADC 的動態范圍有限，且其內部參考時基的殘余抖動較大， 高性能(實時或采樣) 示波器的抖動本底噪聲通常在一百飛秒上。E5052B 通過檢測基帶(其中較大的載波信號已消除) 的相位噪聲來保持寬動態范圍。E5052B 利用兩個獨立的內部測量通道之間的獨特交叉關聯技術，將抖動測量極限擴大到低于其內部時基的殘余抖動。(見圖7)。與目前的高性能示波器相比，E5052B 利用這種交叉關聯技術把抖動本底噪聲降低了100 倍到1000 倍。(見圖8)

圖 8. 利用交叉關聯技術獲得的出色抖動本底噪聲

實時仿真PLL 響應

圖9 表示直接應用于時鐘相位噪聲信號的PLL 響應功能的結果。您可以看到如何消除頻譜的不同部分，使您可以分析與應用相關的抖動。E5052B 對相位噪聲測量的實時抖動分析功能可加快您的設計進程。E5052B SSA 可以導入任何PLL 響應函數，使您可以輕松快速地仿真設備到設備的PLL 響應。

圖 9. 仿真 PLL 響應

總結

對于高速串行數據應用，時鐘抖動分析的主要目的是確定參考時鐘的抖動對系統比特誤碼率的影響。最精確的方法是使用在時鐘應用中最壞情況下發射機(和 接收機) 的傳遞函數，并測量獲得的時鐘 RJ 和 PJ。在 E5052B 信號源分析儀 上運行的 E5001A 精確時鐘抖動分析軟件改變了傳統的抖動測量方式，它不僅能以飛秒級分辨率對時鐘抖動進行全面分析，而且具有出色的易用性和實時抖動分析功能，可以幫助您加快設計驗證過程。

E5052B SSA 信號源分析儀，10 MHz 至 7 GHz、26.5 GHz 或 110 GHz?www.keysight.comE5001A SSA-J Precision Clock Jitter Analysis Software?www.keysight.com

總結

以上是生活随笔為你收集整理的fft之后求模值和相位_如何利用相位噪声测量表征时钟抖动来加速设计验证过程...的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。