用linux集成电路版图设计,集成电路版图设计报告.doc
集成電路版圖設計報告
集成電路版圖設計實驗報告
班 級:微電子1302班
學 號:1306090226
姓 名:李根
日 期:2016年1月10日
一:實驗目的:
熟悉IC設計軟件Cadence Layout Editor的使用方法,掌握集成電路原理圖設計,原理圖仿真以及版圖設計的流程方法以及技巧。
二:實驗內容
1.Linux常用命令及其經典文本編輯器vi的使用
①:了解Linux操作系統的特點。
②:熟練操作如何登錄、退出以及關機。
③:學習Linux常用的軟件以及目錄命令。
④:熟悉經典編輯器vi的基本常用操作。
CMOS反相器的設計和分析
①:進行cmos反相器的原理圖設計。
②:進行cmos反相器的原理圖仿真。
③:進行cmos反相器的版圖設計。
3.CMOS與非門的設計和分析
①:進行cmos與非門的原理圖設計。
②:進行cmos與非門的原理圖仿真。
③:進行cmos與非門的版圖設計
4.CMOS D觸發器的設計和分析
①:進行cmosD觸發器的原理圖設計。
②:進行cmosD觸發器的原理圖仿真。
③:進行cmosD觸發器的版圖設計。
對以上的學習進行總結
①:總結收獲學習到的東西。
②:總結存在的不足之處。
③:展望集成電路版圖設計的未來。
三:實驗步驟(CMOS反相器)
CMOS反相器原理圖設計
內容:首先建立自己的Library,建立一個原理圖的cell,其次進行原理圖通過調用庫里面的器件來繪制原理圖,然后進行檢錯及修正,具體操作如下:
在Terminal視窗下鍵入icfb,打開CIW;
Tool→Library Manager;
File→New→Library;
在name欄填上Library名稱;
選擇Compile a new techfile;
鍵入~/0.6um.tf;
File→New→Cell view,在cell name鍵入inv,tool選擇schematic,單擊OK;
點擊Schematic視窗上的指令集Add→Instance,出現Add Instance視窗;
通過Browse analogLib庫將要用到的元件添加進來;
快捷鍵‘W’進行元器件之間的連接;
快捷鍵‘P’根據input和output進行引腳的添加并連接;
點擊各個元器件快捷鍵‘q’對相關的信息進行標注,如model name,width,length;
Design→Check and Save,若有錯誤則原理圖上相應部分會閃動,選擇Check→Find Marker查看錯誤的原因;
Design→Create cellview→From cellview產生反相器;
點擊【@artName】快捷鍵‘q’出現屬性窗口,根據特性改成相應名字;
用add/shape來修飾symbol進行外觀的修飾;
查錯并保存。
CMOS反相器原理圖仿真
在schematic view窗口中選擇tools→analog environment
點擊setup→simulator/Director/Host來選擇仿真工具,一般采用默認即可;
點擊setup→model path來指定所選的模型;
添加輸入端信號;
單擊Analysis→Choose選擇分析類型以及仿真時間;
添加需要測定的引腳;
生成網表并仿真;
保存仿真文件;
CMOS反相器版圖設計
首先建立自己的文件夾并導入庫文件,運行Cadence
在其中建立自己的工藝庫、設計庫和版圖庫,再用自己的庫打開畫版圖的界面。
步驟:PSUB→NWELL→ACTIVE→POLY1→NIMP→PIMP→CONTACT→METAL1
四:實驗結果
(見附圖)
實驗心得
設計方法、技巧以及要注意的問題
連接電路圖時,需要注意節點的處理,不能有兩條線同時連到一個節點上,否則在Check時會提示錯誤,例如“vdc”的所有“—”極要接地,就不能把這些連線全部都連接到“gnd”的一個點上,應該把它們全部分開。
同樣的,繪制版圖時候,對管子的排版要做到心中有數,既不能太分散,也不能過于緊湊,太分散的話,整個圖面看起來就太空曠,太緊湊的話,DRC的時候容易產生太多的白色交叉線,事后調整排版,就又得花費不必要的時間了。
版圖繪制的過程中,要盡量避免不同材料之間的交叉重疊,過多的重疊就太影響美觀,當然,避無可避的時候,要靈活的進行排版,注意控制交叉材料的長度與寬度,總之,我們的版圖一定要盡可能漂亮。
總結
掌握cadence的使用,的確花費了我好長的時間,為了這個實驗,我仔仔細細的看了cadence
總結
以上是生活随笔為你收集整理的用linux集成电路版图设计,集成电路版图设计报告.doc的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: MFC下绘制曲线工具Teechart使用
- 下一篇: 关于conda和anaconda不可不知