作者：桂。

時(shí)間：2018-02-06??17:52:38

鏈接：http://www.cnblogs.com/xingshansi/p/8423457.html?

---

前言

　　到目前為止，本文沒(méi)有對(duì)濾波器實(shí)現(xiàn)進(jìn)行梳理，FIR仿真驗(yàn)證的平臺(tái)（基于FPGA實(shí)現(xiàn)）包括HLS、Systemgenerator，至于*.v 與*.sv可通過(guò)程序（如python實(shí)現(xiàn)）完成轉(zhuǎn)化，FIR的零散記錄到本篇告一段落，本文重點(diǎn)記錄DSP48E的使用

一、DSP48E

　　A-基本結(jié)構(gòu)

主要參考UG479.pdf，DSP48E1結(jié)構(gòu)：

可以看出主要功能為：P = （A±D）×B±C。具體功能可參考IP核：

slice結(jié)構(gòu)及位寬關(guān)系：

DSP48E在Xilinx內(nèi)部的布局：

常用器件DSP48E資源：

　　B-原語(yǔ)調(diào)用

原語(yǔ)類似C語(yǔ)言的匯編，直接關(guān)聯(lián)器件的底層結(jié)構(gòu)，因此通常時(shí)序可以做的更好。

DSP48E支持原語(yǔ)調(diào)用，記錄兩個(gè)例子：

Ex1:

`timescale 1ns / 1ps// m = b * (a + d) // p = c+m or p+m module dsp48_wrap_f(input clock,input ce1,input ce2,input cem,input cep,input signed [24:0] a,input signed [17:0] b,input signed [47:0] c,input signed [24:0] d, // this has two fewer pipe stages// X+Y is usually the multiplier output (M)// Z is either P, PCIN or C// bit 1:0: 0: Z+X+Y 3:Z-(X+Y) 1: -Z + (X+Y) 2: -1*(Z+X+Y+1)// bits 3:2, 0: Z=0, 1: Z=PCIN, 2: Z=P, 3: Z = C// bit 4: sub in pre addinput [4:0] mode,input signed [47:0] pcin,output signed [47:0] pcout,output signed [47-S:0] p);parameter S = 0;parameter USE_DPORT = "FALSE"; // enabling adds 1 reg to A pathparameter AREG = 1;parameter BREG = 1; // 0 - 2wire signed [47:0] dsp_p;assign p = dsp_p[47:S];DSP48E1#(.A_INPUT("DIRECT"), // "DIRECT" "CASCADE".B_INPUT("DIRECT"), // "DIRECT" "CASCADE".USE_DPORT(USE_DPORT),.USE_MULT("MULTIPLY"),// "MULTIPLY" "DYNAMIC" "NONE".USE_SIMD("ONE48"), // "ONE48" "TWO24" "FOUR12"// pattern detector - not used.AUTORESET_PATDET("NO_RESET"), .MASK(48'h3fffffffffff),.PATTERN(48'h000000000000), .SEL_MASK("MASK"),.SEL_PATTERN("PATTERN"), .USE_PATTERN_DETECT("NO_PATDET"),// register enables.ACASCREG(1), // pipeline stages between A/ACIN and ACOUT (0, 1 or 2).ADREG(1), // pipeline stages for pre-adder (0 or 1).ALUMODEREG(1), // pipeline stages for ALUMODE (0 or 1).AREG(AREG), // pipeline stages for A (0, 1 or 2).BCASCREG(1), // pipeline stages between B/BCIN and BCOUT (0, 1 or 2).BREG(BREG), // pipeline stages for B (0, 1 or 2).CARRYINREG(1), // this and below are 0 or 1.CARRYINSELREG(1),.CREG(1),.DREG(1),.INMODEREG(1),.MREG(1),.OPMODEREG(1),.PREG(1))dsp48_i(// status.OVERFLOW(),.PATTERNDETECT(), .PATTERNBDETECT(),.UNDERFLOW(),// outs.CARRYOUT(),.P(dsp_p),// control.ALUMODE({2'd0, mode[1:0]}),.CARRYINSEL(3'd0),.CLK(clock),.INMODE({1'b0,mode[4],3'b100}),.OPMODE({1'b0,mode[3:2],4'b0101}),// signal inputs.A({5'd0,a}), // 30.B(b), // 18.C(c), // 48.CARRYIN(1'b0),.D(d), // 25// cascade ports.ACOUT(),.BCOUT(),.CARRYCASCOUT(),.MULTSIGNOUT(),.PCOUT(pcout),.ACIN(30'h0),.BCIN(18'h0),.CARRYCASCIN(1'b0),.MULTSIGNIN(1'b0),.PCIN(pcin),// clock enables.CEA1(ce1), .CEA2(ce2),.CEAD(1'b1),.CEALUMODE(1'b1),.CEB1(ce1), .CEB2(ce2),.CEC(1'b1),.CECARRYIN(1'b1),.CECTRL(1'b1), // opmode.CED(1'b1),.CEINMODE(1'b1),.CEM(cem), .CEP(cep),.RSTA(1'b0),.RSTALLCARRYIN(1'b0),.RSTALUMODE(1'b0),.RSTB(1'b0),.RSTC(1'b0),.RSTCTRL(1'b0),.RSTD(1'b0),.RSTINMODE(1'b0),.RSTM(1'b0),.RSTP(1'b0));endmodule // dsp48_wrap_f

Ex2：

// p = c + b * a 3 cycles if r else p = p + b * a module macc(input clock,input [2:0] ce, // bit 0 = a, 1 = b , 2 = cinput r, // reset accumulator to c + a*binput signed [24:0] a,input signed [17:0] b,input signed [47:0] c,output signed [47-S:0] p);parameter S = 0;parameter AREG = 1; // 0 - 2parameter BREG = 1; // 0 - 2wire signed [47:0] dsp_p;assign p = dsp_p[47:S];// X+Y is usually the multiplier output (M)// Z is either P, PCIN or C// bit 1:0: 0: Z+X+Y 3:Z-(X+Y) 1: -Z + (X+Y) 2: -1*(Z+X+Y+1)// bits 3:2, 0: Z=0, 1: Z=PCIN, 2: Z=P, 3: Z = C// bit 4: sub in pre addwire [4:0] mode = {1'b0, r ? 2'b11 : 2'b10, 2'b00};DSP48E1#(.A_INPUT("DIRECT"), // "DIRECT" "CASCADE".B_INPUT("DIRECT"), // "DIRECT" "CASCADE".USE_DPORT("FALSE"),.USE_MULT("MULTIPLY"),// "MULTIPLY" "DYNAMIC" "NONE".USE_SIMD("ONE48"), // "ONE48" "TWO24" "FOUR12"// pattern detector - not used.AUTORESET_PATDET("NO_RESET"), .MASK(48'h3fffffffffff),.PATTERN(48'h000000000000), .SEL_MASK("MASK"),.SEL_PATTERN("PATTERN"), .USE_PATTERN_DETECT("NO_PATDET"),// register enables.ACASCREG(1), // pipeline stages between A/ACIN and ACOUT (0, 1 or 2).ADREG(1), // pipeline stages for pre-adder (0 or 1).ALUMODEREG(1), // pipeline stages for ALUMODE (0 or 1).AREG(AREG), // pipeline stages for A (0, 1 or 2).BCASCREG(1), // pipeline stages between B/BCIN and BCOUT (0, 1 or 2).BREG(BREG), // pipeline stages for B (0, 1 or 2).CARRYINREG(1), // this and below are 0 or 1.CARRYINSELREG(1),.CREG(1),.DREG(1),.INMODEREG(1),.MREG(1),.OPMODEREG(1),.PREG(1))dsp48_i(// status.OVERFLOW(),.PATTERNDETECT(), .PATTERNBDETECT(),.UNDERFLOW(),// outs.CARRYOUT(),.P(dsp_p),// control.ALUMODE({2'd0, mode[1:0]}),.CARRYINSEL(3'd0),.CLK(clock),.INMODE({1'b0,mode[4],3'b100}),.OPMODE({1'b0,mode[3:2],4'b0101}),// signal inputs.A({5'd0,a}), // 30.B(b), // 18.C(c), // 48.CARRYIN(1'b0),.D(25'd0), // 25// cascade ports.ACOUT(),.BCOUT(),.CARRYCASCOUT(),.MULTSIGNOUT(),.PCOUT(),.ACIN(30'h0),.BCIN(18'h0),.CARRYCASCIN(1'b0),.MULTSIGNIN(1'b0),.PCIN(48'h0),// clock enables.CEA1(1'b1), .CEA2(ce[0]),.CEAD(1'b1),.CEALUMODE(1'b1),.CEB1(1'b1), .CEB2(ce[1]),.CEC(ce[2]),.CECARRYIN(1'b1),.CECTRL(1'b1), // opmode.CED(1'b1),.CEINMODE(1'b1),.CEM(1'b1), .CEP(1'b1),.RSTA(1'b0),.RSTALLCARRYIN(1'b0),.RSTALUMODE(1'b0),.RSTB(1'b0),.RSTC(1'b0),.RSTCTRL(1'b0),.RSTD(1'b0),.RSTINMODE(1'b0),.RSTM(1'b0),.RSTP(1'b0));endmodule

　　

二、FIR實(shí)現(xiàn)思路

考慮到調(diào)用DSP48E，首先分析DSP48E乘法/乘加的時(shí)序特性：

可以看出輸出相比輸入，延遲4拍，仿真3*5，結(jié)果與理論一致:

以N-1（不失一般性，N=6）階FIR為例，由于乘法可支持25*18，假設(shè)數(shù)據(jù)18(bit)，濾波器系數(shù)25(bit)。濾波器系數(shù)個(gè)數(shù)為6：

因此可得FIR實(shí)現(xiàn)的基本流程：

• Step1：對(duì)于t時(shí)刻，輸入數(shù)據(jù)與濾波器系數(shù)相乘，得到y(tǒng)^(t)[N-1:0]
• Step2：更新數(shù)據(jù)流：data_chain^(t) = y^(t)[N-1:0] + [data_chain^(t-1)?[N-2:0]，0]
• Step3：輸出濾波結(jié)果：output =?data_chain^(t)?[N-1]

根據(jù)算法流程，設(shè)計(jì)FPGA數(shù)據(jù)流：

?　　1）參數(shù)位寬定義

• 輸入數(shù)據(jù)：parameter indatwidth = 18;
• 濾波器系數(shù)：parameter coefwidth = 25;
• DSP48核輸出位寬：localparam multoutwidth = coefwidth + indatwidth;
• 輸出數(shù)據(jù)（自定義）：parameter outdatwidth = 18;
• 數(shù)據(jù)流（截?cái)辔粚捵远x）：這里 localparam chainwidth 用multoutwidth替代;

　　2）數(shù)據(jù)運(yùn)算拆解

結(jié)合上文Step2的特性，細(xì)節(jié)上：a)可針對(duì)coef0單獨(dú)用乘法運(yùn)算、其他coef利用乘加運(yùn)算，b)也可以對(duì)datachain補(bǔ)零，這里采用后一種思路。

• 輸入輸出　　

　　input [indatwidth-1:0] datin;

　　input [5:0][coefwidth-1:0] coef;

　　input clk,rst;

　　output signed [outdatwidth-1:0] datout;

• DSP48的乘加操作

　　genvar ii;

　　generate
　　　　for(ii = 0; ii < N; ii++)
　　　　begin
　　　　multiplus mpu(
　　　　.CLK(clk),
　　　　.A(coef[ii]),
　　　　.B(datin),
　　　　.C(dti[ii]),
　　　　.P(mres[ii])
　　　　);
　　　　end
　　endgenerate

• 關(guān)于截位

　　對(duì)數(shù)據(jù)進(jìn)行截位，例如對(duì)x截位，通常不是直接舍去其他位數(shù)，而是對(duì)x進(jìn)行4舍5入，轉(zhuǎn)化到FPGA就是：

　　x1 <= x[起始位置 -:? 有效位數(shù)] + 1；

　　result <= （x1>>>1）；

?　　這里僅論證實(shí)現(xiàn)思路，截位的細(xì)節(jié)操作不再添加。

• 乘法器的延拍

genvar ii;
generate
for(ii = 1; ii < N; ii++)
begin
always @(posedge clk) begin
dtchain[ii][fixdelay-1:1] <= dtchain[ii][fixdelay-2:0];
dtchain[ii][0] <= mres[ii-1][multoutwidth-1:0];
end
end
endgenerate

三、仿真驗(yàn)證

?首先MATLAB仿真驗(yàn)證上述步驟的有效性：

%FIR功能驗(yàn)證 clc;clear all;close all; coef = [-15,19,123,123,19,-15]; datin = [3,13,17,21,24,28,31]; %main %不考慮延拍，datachain不必引入 N = 6; mres = zeros(1,N); dto = zeros(1,N); result = []; for i = 1:length(datin)dto(2:N) = mres(1:N-1);mres = datin(i)*coef + dto;result = [result,mres(N)]; end %compare conv_res = conv(datin,coef); [result;conv_res(1:length(datin))]

　　算法運(yùn)算結(jié)果與理論一致：

編寫測(cè)試模塊及testbench:

winfilter.sv

`timescale 1ns / 1ps module winfilter(coef, datin, clk, rst, datout); //parameter parameter indatwidth = 18; parameter outdatwidth = 18; parameter coefwidth = 25; localparam multoutwidth = coefwidth + indatwidth; localparam N = 6; localparam fixdelay = 4;//smultplus delay //port input [indatwidth-1:0] datin; input [N-1:0][coefwidth-1:0] coef; input clk,rst; output [outdatwidth-1:0] datout; //define reg signed [outdatwidth-1:0] datout; reg [N-1:0][fixdelay-1:0][multoutwidth-1:0] dtchain; wire [N-1:0][multoutwidth:0] mres; //initial initial begindtchain <= 0;datout <= 0; end //main genvar ii; generatefor(ii = 1; ii < N; ii++)beginalways @(posedge clk) begindtchain[ii][fixdelay-1:1] <= dtchain[ii][fixdelay-2:0];dtchain[ii][0] <= mres[ii-1][multoutwidth-1:0];endend endgenerate generatefor(ii = 0; ii < N; ii++)beginmultiplus multp_inst(.CLK(clk),.A(coef[ii]),.B(datin),.C(dtchain[ii][fixdelay-1]),.P(mres[ii]));end endgenerate //output always @(posedge clk) beginif(rst)begindatout <= 0;endelsebegindatout <= mres[N-1][multoutwidth-19 -: outdatwidth];//datout <= mres[N-1][multoutwidth-2 -: outdatwidth];end end endmodule

　　tb

`timescale 1ns / 1ps module tb(); logic [17:0] datin; logic clk,rst; logic [5:0][24:0] coef; logic [17:0] datout;//-------------------------------------// parameter data_num = 32'd1024; reg [17:0] data_men[1:data_num]; initial begin$readmemb("D:/PRJ/vivado/simulation_ding/009_lpf6tap/matlab/sin_data.txt",data_men); end integer i = 1; always @(posedge clk) begindatin <= data_men[i];i <= i + 8'd1; endinitial beginclk <= 0;rst <= 0;datin <= 0;coef <= 0; #4 coef <= {-25'd15,25'd19,25'd123,25'd123,25'd19,-25'd15}; #6000 $stop; endalways #2 clk = ~clk;winfilter wininst( .coef(coef), .datin(datin), .clk(clk), .rst(rst), .datout(datout) ); endmodule

　　其中dsp48參數(shù)設(shè)置：

?

?仿真結(jié)果：

?

轉(zhuǎn)載于:https://www.cnblogs.com/xingshansi/p/8423457.html

總結(jié)

以上是生活随笔為你收集整理的FIR调用DSP48E_05的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。