微型機(jī)原理與應(yīng)用 第 次課

Times New Roman字體。

授　課　內(nèi)　容

1．知識(shí)的回顧與問(wèn)題的引出

上次課我們學(xué)習(xí)了80X86系列微處理器的發(fā)展及微處理器的主要技術(shù)指標(biāo)，重點(diǎn)學(xué)習(xí)了16位微處理器8086的內(nèi)部結(jié)構(gòu)及寄存器結(jié)構(gòu)，我們知道8086的內(nèi)部由兩個(gè)部件組成，一個(gè)是BIU，負(fù)責(zé)所有的總線操作，另一個(gè)是EU，負(fù)責(zé)譯碼和執(zhí)行指令的操作，這兩個(gè)部件既相互配合，又相互獨(dú)立，使得8086的指令可以以流水線的方式執(zhí)行，提高了指令執(zhí)行速度。

2．指令周期、總線周期和時(shí)鐘周期

每條指令的執(zhí)行由取指令、譯碼和執(zhí)行等操作組成，執(zhí)行一條指令所需的時(shí)間稱為指令周期，不同指令的指令周期是不等長(zhǎng)的。

8086CPU與外部交換信息總是通過(guò)總線進(jìn)行的。CPU的每一個(gè)信息輸入、輸出過(guò)程需要的時(shí)間稱為總線周期，每當(dāng)CPU要從存儲(chǔ)器或輸入輸出端口存取一個(gè)字節(jié)或字就需要一個(gè)總線周期。一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成。

而執(zhí)行指令的一系列操作都是在時(shí)鐘脈沖CLK的統(tǒng)一控制下一步一步進(jìn)行的，時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期。時(shí)鐘周期是CPU的時(shí)間基準(zhǔn)，由計(jì)算機(jī)的主頻決定，例如，8086的主頻為5MHz，則1個(gè)時(shí)鐘為200ns。

8086CPU的總線周期至少由4個(gè)時(shí)鐘周期組成，分別以T1、T2、T3和T4表示，如圖2-12所示，T又稱為狀態(tài)。圖2-12 8086CPU的總線周期

一個(gè)總線周期完成一次數(shù)據(jù)傳輸，至少要有傳送地址和傳送數(shù)據(jù)兩個(gè)過(guò)程。在第一個(gè)時(shí)鐘周期T1期間由CPU輸出地址，在隨后的三個(gè)時(shí)鐘周期(T2、T3和T4)用以傳送數(shù)據(jù)。換言之，數(shù)據(jù)傳送必須在T2～T4這三個(gè)周期內(nèi)完成，否則在T4周期后，總線將作另一次操作，開(kāi)始下一個(gè)總線周期。

在實(shí)際應(yīng)用中，當(dāng)一些慢速設(shè)備在三個(gè)T周期內(nèi)無(wú)法完成數(shù)據(jù)讀寫(xiě)時(shí)，那么在T4后總線就不能為它們所用，會(huì)造成系統(tǒng)讀寫(xiě)出錯(cuò)。為此，在總線周期中允許插入等待周期TW。當(dāng)被選中進(jìn)行數(shù)據(jù)讀寫(xiě)的存儲(chǔ)器或外設(shè)無(wú)法在三個(gè)T周期內(nèi)完成數(shù)據(jù)讀寫(xiě)時(shí)，就由其發(fā)出一個(gè)請(qǐng)求延長(zhǎng)總線周期的信號(hào)到8086CPU的READY引腳，8086CPU收到該請(qǐng)求后，就在T3和T4之間插入一個(gè)等待周期TW，加入TW的個(gè)數(shù)與外部請(qǐng)求信號(hào)的持續(xù)時(shí)間長(zhǎng)短有關(guān)，延長(zhǎng)的時(shí)間TW也以時(shí)鐘周期T為單位，在TW期間，總線上的狀態(tài)一直保持不變。

如果在一個(gè)總線周期后不立即執(zhí)行下一個(gè)總線周期，即總線上無(wú)數(shù)據(jù)傳輸操作，系統(tǒng)總線處于空閑狀態(tài)，此時(shí)執(zhí)行空閑周期Ti，Ti也以時(shí)鐘周期T為單位。在空閑周期期間，20條雙重總線的高4位A19/S6～A16/S3上，8086CPU仍驅(qū)動(dòng)前一個(gè)總線周期的狀態(tài)信息，而且如果前一個(gè)總線周期為寫(xiě)周期，那么，CPU會(huì)在總線的低16位AD15～AD0上繼續(xù)驅(qū)動(dòng)數(shù)據(jù)信息D15～D0；如果前一個(gè)總線周期為讀周期，則在空閑周期中，總線的低16位D15～D0處于高阻狀態(tài)。

基本的周期由4個(gè)T周期組成――T1、T2、T3和T4。T1為地址周期。CPU通過(guò)地址/數(shù)據(jù)(或地址/狀態(tài))復(fù)用總線發(fā)出地址信息，指示要尋址的存儲(chǔ)器單元或者I/O的地址。T2為緩沖周期。例如，在總線讀周期，CPU在T2撤銷低16位地址信號(hào)，使該組信號(hào)線浮空，準(zhǔn)備接收存儲(chǔ)器或I/O的數(shù)據(jù)。　　T3為數(shù)據(jù)周期。數(shù)據(jù)出現(xiàn)在復(fù)用總線的低16位上。　　T4 總線周期結(jié)束。當(dāng)所選中的存儲(chǔ)器和外設(shè)的存取速度較慢時(shí)，則在T3和T4之間插入1個(gè)或幾個(gè)等待周期TW。當(dāng)8086CPU進(jìn)行存儲(chǔ)器或I/O端口讀操作時(shí)，總線進(jìn)入讀周期，8086的讀周期時(shí)序如圖2-13所示。

圖2-13 8086讀周期時(shí)序當(dāng)8086CPU進(jìn)行存儲(chǔ)器或I/O接口寫(xiě)操作時(shí)，總線進(jìn)入寫(xiě)周期，寫(xiě)周期時(shí)序如圖2-14所示。

圖2-14 8086的寫(xiě)周期時(shí)序

4．8086的引腳及功能8086CPU具有40條引腳，采用雙列直插式封裝，如圖2-8如示。為了適應(yīng)各種使用場(chǎng)合，8086CPU可在兩種模式下工作(最小模式和最大模式)。在不同模式下工作時(shí)，部分引腳(第24～31引腳)會(huì)具有不同的功能。圖2-8括號(hào)中為最大模式時(shí)引腳名稱。

1) 地址／數(shù)據(jù)復(fù)用總線AD15～AD0

分時(shí)復(fù)用的地址數(shù)據(jù)總線，具有雙向、三態(tài)功能。用于輸出低16位地址A15～A0和輸入輸出數(shù)據(jù)D15～D0。在總線周期的第一個(gè)時(shí)鐘周期Tl用來(lái)輸出要訪問(wèn)的存儲(chǔ)器單元或I／O端口的低16位地址A15～A0，而在總線周期的其它(T2～T3)時(shí)鐘周期，對(duì)于讀周期來(lái)說(shuō)是處于懸浮(高阻)狀態(tài)，對(duì)于寫(xiě)周期來(lái)說(shuō)則是傳送數(shù)據(jù)。為了減少芯片上的引腳數(shù)目，8086CPU采用了分時(shí)復(fù)用的地址數(shù)據(jù)總線。2) 地址/狀態(tài)復(fù)用總線A19/S6～A16/S3

分時(shí)復(fù)用的地址狀態(tài)線，具有輸出、三態(tài)功能。在總線周期的第一個(gè)時(shí)鐘周期T1用來(lái)輸出要訪問(wèn)的存儲(chǔ)器的20位物理地址的最高4位地址(A19～A16)，與A15～A

總結(jié)

以上是生活随笔為你收集整理的微型计算机引脚,微型计算机硬件基础8086引脚.doc的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。