第一章 基本概念

原碼：是最簡單的機器數表示法。用最高位表示符號位，‘1’表示負號，‘0’表示正號。其他位存放該數的二進制的絕對值。

反碼：正數的反碼還是等于原碼

負數的反碼就是他的原碼除符號位外，按位取反

補碼：正數的補碼等于他的原碼
負數的補碼等于反碼+1。
（這只是一種算補碼的方式，多數書對于補碼就是這句話）

余3碼：如余3碼是由每個8421碼加上3 （0011 ）后得到的，兩個余三碼相加時，結果需要修正，有進位則加3，無進位則減3。

格雷碼（循環碼）：若二進制碼表示為: B[N-1]B[N-2]...B[2]B[1]B[0];

? 相應地, 則二進制格雷碼表示為: G[N-1]G[N-2]...G[2]G[1]G[0].

? 其中最高位保留: G[N-1] = B[N-1];

? 其他各位: G[i] = B[i+1] xor B[i]. (i = 0, 1, 2, ..., n-2)

奇偶校驗碼：奇校驗:使信息位和校驗位中“1”的個數共計為奇數
偶校驗:使信息位和校驗位中“1”的個數共計為偶數

第二章 基本門電路

公式

$ A+BC = (A+B)(A+C) $

$ A + A*B = A $

$ A + A'*B = A +B $

$ AB + A*B' = A $

$ AB + A'C + BC = AB + A'C$

代入規則

一. 反演規則

(1) 將式中所有的“ . ”換成“+”，“+”換成“ . ”；

(2) 將所有的常量0換成1，1換成0；

(3) 將原變量換成反變量，反變量換成原變量，
即A→A' 、A'→A。

得到的新邏輯式即為Y'，這就是反演規則.

遵循兩個原則

(1) 遵守“先括號、然后乘、最后加”的運算優先次序；

(2) 不屬于單個變量上的非號保留不變。

二. 對偶規則

(1) 將式中所有的“ . ”換成“+”，“+”換成“ . ”；

(2) 將所有的常量0換成1，1換成0；

得到的新邏輯式定義為Y的對偶式，記為YD。

對偶規則性質：對于兩個邏輯式Y1和Y2，若Y1 = Y2 ，則Y1D =Y2D。

最大項和最小項

最小項：同一邏輯函數的任意兩個最小項之積為0；
因為任何一種變量取值都不可能使兩個不同最小項同時為1，故相“與”為0。即　$$mi · mj = 0 $$
相鄰最小項：在同一邏輯函數中，只有一個變量不同的兩個最小項稱為相鄰最小項。兩個相鄰最小項 之和可以合并成一項，并消去一對因子。

最大項：在n變量邏輯函數中，每個變量都參加，而且只能以原變量或者反變量形式出現一次所組成的 一個或項，稱為最大項，用M表示

邏輯函數表示方法

函數表達式：表達式化簡

真值表

卡諾圖：卡諾圖化簡

邏輯圖

波形圖

第三章

OC/OD門

當A、B同時為高電平時TN導通，OD門輸出為低電平；當A、B至少有一個為低電平時TN截止，輸出端懸空，稱為高阻狀態，用Z(或z)表示，只有將OD門的輸出端經上拉電阻RL接到電源上才能輸出高電平，如上圖(a)所示。 $$ Y = (A*B)' $$

OC/OD門可用于不同邏輯電平器件間的接口電路、驅動高電壓大電流負載以及實現“線與”邏輯等功能。

三態門

能夠輸出高電平、低電平和高阻三種狀態的門電路稱為三態門(Tri-state Gates)。三態門可以通過對普通門電路進行改造獲得。

[EN' = 0 $$ $$ Y = A’
]

[EN' = 1 $$ $$高阻 Y = 高阻
]

第四章 組合邏輯電路

特點

功能： 任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態無關。

電路結構： 基本組成單元是門電路，不含存儲電路，輸出和輸入之間無反饋

分析步驟

由邏輯電路圖寫出輸出的邏輯函數式；
對邏輯函數式進行化簡或變換；
列出真值表；
分析電路的邏輯功能。

編碼器

編碼器(Encoder)：能夠實現編碼功能的電路
數字電路中常用的編碼器為二進制編碼器，用于將2n個高、低電平信號編成n位二進制代碼，因此命名為“2n線?n線”編碼器，框圖如下圖所示，其中I0~I2n-1為2n個高、低電平信號的輸入端，Y0~Yn-1為n位二進制代碼輸出端。

譯碼器

譯碼器(Decoder)：將每個輸入的二進制代碼譯成對應的高、低電平信號輸出。
與二進制編碼器相對應，二進制譯碼器命名為“n線?2n線”譯碼器。二進制譯碼器的框圖如下圖所示，其中A0~An-1為n位二進制數輸入，Y0~Y2n-1為2n個高、低電平輸出。

數據選擇器

數據選擇器通常是從2n路數據中根據n位地址碼的不同選擇一路輸出，故命名為“2n選一”數據選擇器。設2選一數據選擇器的兩路數據分別用D0、D1表示，地址碼用A0表示，輸出用Y表示，則Y=F(D0, D1, A0)。根據2選一數據選擇器的功能要求，可列出表4-12所示的真值表

[Y = D0 * A' + D1 * A
]

加法器

半加器：加法器不考慮來自低位的進位信號。

全加器：加法器考慮來自低位的進位信號。

競爭?冒險現象

競爭：門電路的兩個輸入信號同時向相反的邏輯電平跳變的現象。

競爭?冒險：由于競爭可能在電路的輸出端產生尖峰脈沖的現象

在輸入變量每次只有一個改變狀態的簡單情況下，如果函數表達式中同時存在有A和A'，那么我們稱A為具有競爭能力的變量。對于具有競爭能力的變量，若將其余變量任意取值，函數表達式能夠轉化成Y=AA'或者Y=A+A'形式之一的，會發生競爭?冒險。

消除競爭?冒險的最好方法是采用不易產生競爭?冒險的同步電路結構

第五章 鎖存器和觸發器

鎖存器/觸發器的基本特點：

(1) 具有兩個能自行保持的穩定狀態，用來表示邏輯狀態的0和1，或二進制數的0和1；
(2) 在觸發信號的操作下，根據不同的輸入信號可以置成0或1狀態。

鎖存器/觸發器的分類：

按照邏輯功能分類

SR鎖存器/觸發器
D鎖存器/觸發器
JK觸發器

按照動作特點分類

門控鎖存器
脈沖觸發器
邊沿觸發器

按照存儲數據的原理分類

靜態觸發器：電路狀態自鎖
動態觸發器：柵電容存儲電荷

鎖存器

將輸入信號作用前鎖存器所處的狀態定義為現態(Current State)，用Q表示，將輸入信號作用后鎖存器所處的狀態定義為次態(Next State)，用Q*表示。

基本鎖存器：由非門構成

SR鎖存器：由與非門構成，有輸入信號

(1) 當SD‘=1、RD’=1時，鎖存器相當于雙穩電路，由反饋回路維持原來的狀態不變，Q=Q；
(2) 當SD’=0、RD’=1時，Q=1，即在輸入信號SD’RD’=01的作用下，鎖存器的次態為1；
(3) 當SD’=1、RD’=0時，Q=0，即在輸入信號SD’RD’=10的作用下，鎖存器的次態為0；
(4) 當SD’=0、RD’=0時，Q和Q*’同時為1，是一種錯誤的狀態！因此，對于由與非門構成的SR鎖存器，在正常應用的情況下，不允許SD’和RD’同時有效！

[Q*=(SD')'+RD'·Q=SD+RD'·Q
]

其中兩個輸入信號SD’和RD’應滿足SD’+RD’=1的約束條件。

JK觸發器

由于S=J·Q'、R=K·Q，因此S·R=J·Q'·K·Q=0，所以JK觸發器對輸入信號J、K沒有限制

Q*=S+R'·Q=J·Q'+(K·Q)'·Q=J·Q'+K'·Q

J	K	Q*	功能說明
0	0	Q	保持
0	1	0	置0
1	0	1	置1
1	1	Q'	翻轉

D觸發器

CLK	D	Q
↑	0	0
↑	1	1
其他	×	Q

T觸發器

如果將JK觸發器的兩個輸入端J、K相連，則當J=K=0時保持，J=K=1翻轉。這種只具有保持和翻轉功能的觸發器稱為T觸發器

[Q*=Q'
]

第六章時序邏輯電路

特點

功能：任一時刻的輸出不但與該時刻的輸入信號有關，而且還與電路的狀態有關。

電路：包含組合電路和存儲電路兩部分，其中存儲電路是必不可少的；
存儲電路的輸出必須反饋到組合電路的輸入端，與組合電路的輸入一起決定時序邏輯電路的輸 出。

雖然輸出方程組、驅動方程組和狀態方程組能夠系統地描述時序電路的功能，但并不直觀，所以還需要借助一些直觀形象的圖、表來描述時序電路的邏輯功能。常用的有狀態轉換表、狀態轉換圖和時序圖三種。

同步時序邏輯電路分析的一般步驟是：
(1) 寫出輸出方程組和驅動方程組；
(2) 求出狀態方程組；
將驅動方程代入相應觸發器的特性方程中，得到各觸發器次態的函數表達式—狀態方程；
(3) 列出狀態轉換表，畫出狀態轉換圖（或時序圖）；
(4) 確定邏輯功能。

第七章半導體存儲器

半導體存儲器按功能進行劃分，分為只讀存儲器 (Read Only Memory, ROM)和隨機存取存儲器(Random Access Memory, RAM)兩大類。ROM一般用作程序存儲器。RAM一般用作數據存儲器

ROM分類

PROM(Programmable ROM)為可編程ROM，結構與掩膜式ROM類似，只是在制造時每個存儲結點上的晶體管是通過熔絲接通的，如右圖所示，相當于每個結點預存的數據全部為1。
EPROM（Erasable PROM）為可擦除PROM，存儲結點采用浮柵MOS管存儲數據。EPROM的編程（寫入）需要使用能夠產生高壓脈沖信號的編程器完成，擦除需要在能夠產生紫外線的擦除器中進行，擦除時間約需20~30min。
E2PROM(Electrically EPROM)為電可擦除EPROM，存儲結點采用Flotox MOS管存儲數據。E2PROM擦/寫需要使用能夠產生高壓脈沖信號的編程器完成，擦/寫時間較長。
快閃存儲器(Flash EPROM)簡稱閃存，是從EPROM和E2PROM發展而來的只讀存儲器，存儲結點采用疊柵MOS管存儲數據。閃存以其集成度高，成本低和使用方便等優點，成為U盤、SD卡等大容量存儲器的主流產品。

RAM分類

SRAM用鎖存器存儲數據，存儲結點的結構和符號如下圖所示。當SEL’和WR’均有效時，門控鎖存器的時鐘C1為高電平，這時鎖存器打開而處于“透明”狀態；當SEL’和WR’任意一個無效時，鎖存器關閉而保存數據，所以靜態RAM存儲單元存儲的數據是鎖存器關閉瞬間的輸入數據。
DRAM是利用MOS管柵極電容可以存儲電荷的原理而實現數據的存儲。由于DRAM存儲結點的結構非常簡單，因此集成度很高，主要用于需要大量存儲數據的場合。但由于MOS管的柵極電容極小而且有漏電流存在，電荷不能長期保存，所以在使用DRAM時需要定時刷新(Refresh)補充電荷以避免數據丟失。

擴展存儲單元的數量稱為字擴展，擴展存儲單元的位數稱為位擴展。當存儲單元數和位數都不能滿足要求時，一般先進行位擴展，再進行字擴展。

第九章 數模和模數轉換器

把數字量轉換成模擬量的過程稱為數模轉換或D/A轉換，能夠完成數模轉換的電路或器件稱為數模轉換器或D/A轉換器，簡稱DAC(Digital to Analog Converter)。

[Vlsr/Vfsr = 1/(2^n - 1)
]

[V0 =- (Vref/2^n)Dn
]

轉換時間：$$ t=(n+2)*T$$

參考

參考例題

題目

1.設存儲器的起始地址為0，2K×1的存儲系統的最高地址為（ 07FFH ）

方法：換算為十六進制，然后減1。

總結

以上是生活随笔為你收集整理的数字电路复习的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。