verilog设计简易正弦波信号发生器_电子设计竞赛教程-信号源类
文末獲取更多資料
1. 實用信號源的設計和制作[2] （第2屆，1995年）
（1）設計任務
在給定±15V電源電壓條件下，設計并制作一個正弦波和脈沖波信號源。
（2）設計要求
①基本要求
第1部分：正弦波信號源
a. 信號頻率：20Hz～20kHz步進調整，步長為5Hz。
b. 頻率穩定度：優于10-4。
c. 非線性失真系數≤3%。
第2部分：脈沖波信號源
a. 信號頻率：20Hz～20kHz步進調整，步長為5Hz。
b. 上升時間和下降時間：≤1μs。
c. 平頂斜降：≤5%。
e. 脈沖占空比：2%～98%步進可調，步長為2%。
第3部分：上述兩個信號源公共要求
a. 頻率可預置。
b. 在負載為600Ω時，輸出幅度為3V。
c. 完成5位頻率的數字顯示。
②發揮部分
a. 正弦波和脈沖波頻率步長改為1Hz。
b. 正弦波和脈沖波幅度可步進調整，調整范圍為100mV～3V，步長為100mV。
c. 正弦波和脈沖波頻率可自動步進，步長為1Hz。
d. 降低正弦波非線性失真系數。
2.波形發生器[5] （第五屆，2001年）
（1）任務
設計制作一個波形發生器，該波形發生器能產生正弦波、方波、三角波和由用戶編輯的特定形狀波形。示意圖如圖1.3.5所示。
（2）要求
①基本要求
a. 具有產生正弦波、方波、三角波三種周期性波形的功能。
b. 用鍵盤輸入編輯生成上述三種波形（同周期）的線性組合波形，以及由基波及其諧波（5次以下）線性組合的波形。
c. 具有波形存儲功能。
d. 輸出波形的頻率范圍為100Hz～20kHz（非正弦波頻率按10次諧波計算）；重復頻率可調，頻率步進間隔≤100Hz。
e. 輸出波形幅度范圍0～5V（峰-峰值），可按步進0.1V（峰-峰值）調整。
f. 具有顯示輸出波形的類型、重復頻率（周期）和幅度的功能。
②發揮部分
a. 輸出波形頻率范圍擴展至100Hz～200kHz。
b. 用鍵盤或其他輸入裝置產生任意波形。
c. 增加穩幅輸出功能，當負載變化時，輸出電壓幅度變化不大于±3%（負載電阻變化范圍：100Ω～∞）。
d. 具有掉電存儲功能，可存儲掉電前用戶編輯的波形和設置。
e. 可產生單次或多次（1000次以下）特定波形（如產生1個半周期三角波輸出）。
f. 其它（如增加頻譜分析、失真度分析、頻率擴展>200kHz、掃頻輸出等功能）。
3. 電壓控制LC振蕩器[6] （2003年，第六屆 ）
（1）設計任務
設計并制作一個電壓控制LC振蕩器。
（2）設計要求
①基本要求
a. 振蕩器輸出為正弦波，波形無明顯失真。
b. 輸出頻率范圍：15MHz～35MHz。
c. 輸出頻率穩定度：優于10-3。
d. 輸出電壓峰-峰值：Vp-p=1V±0.1V。
e. 實時測量并顯示振蕩器輸出電壓峰-峰值，精度優于10％。
f. 可實現輸出頻率步進，步進間隔為1MHz±100kHz。
②發揮部分
a. 進一步擴大輸出頻率范圍。
b. 采用鎖相環進一步提高輸出頻率穩定度，輸出頻率步進間隔為100kHz。
c. 實時測量并顯示振蕩器的輸出頻率。
d. 制作一個功率放大器，放大LC振蕩器輸出的30MHz正弦信號，限定使用E=12V的單直流電源為功率放大器供電，要求在50Ω純電阻負載上的輸出功率≥20mW，盡可能提高功率放大器的效率。
e. 功率放大器負載改為50Ω電阻與20pF電容串聯，在此條件下50Ω電阻上的輸出功率≥20mW，盡可能提高放大器效率。
f. 其它。
（3）說明
需留出末級功率放大器電源電流IC0(或ID0)的測量端，用于測試功率放大器的效率。
3.方案例：波形發生器[8]
（1）基于單片機和EPLD的波形發生器
基于DDFS原理的波形發生器方框圖如圖1.3.6所示。系統由波形產生電路、鍵盤輸入模塊、液晶顯示模塊、任意波形輸入模塊、波形 A／D采集模塊、頻譜分析模塊、單片機控制模塊組成。
①波形產生電路：用EPLD控制DDFS電路，從存儲器讀出波形數據，把數據交給D／A轉換器進行轉換得到模擬波形。
②鍵盤輸入模塊：用 8279控制4 X 4鍵盤，8279得到鍵盤碼，通過中斷服務程序把鍵盤信息送給單片機。此方案不用單片機控制鍵盤，使單片機可以騰出更多資源。
③液晶顯示模塊：采用液晶顯示可以顯示很多信息，接口電路簡單，控制方便。
④任意波形輸入模塊：采用觸摸屏將手寫的任意波形的數據從單片機串口送入系統，也可通過具有RS232接口的外設輸入波形數據，供單片機處理。
⑤波形 A／D采集模塊：用 MAX574，以 10 k速率對輸入信號進行采集。
⑥頻譜分析模塊：采用高效實序列FFT算法計算采樣信號的頻譜。
⑦單片機控制模塊：系統的主控制器，控制其他模塊協調工作。
（2）基于單片機和FPGA的波形發生器（方案1）
基于單片機和FPGA的波形發生器（方案1）方框圖如圖1.3.7所示。系統以單片機89C52為核心，89C52完成處理鍵盤數據、生成波形表存儲于雙口 RAM中、控制LED顯示、控制DAC0832進行幅值轉換、傳送頻率控制字K值給FPGA處理等功能。雙口RAM的使用減少了單片機和FPGA之間的通信，從而節省了單片機的資源，也使系統更為可靠。FPGA主要用于實現DDFS技術中累加器的功能，一方面在很大程度上提高了系統的速度，另一方面可以將單片機的外圍芯片74LS377、74TH373、74LS138、74IS02都集成在 FPGA內，既充分利用了FPGA的資源，又減少了單片機與外部的接口，提高了系統的可靠性。雙口RAM中傳輸出的數據經DAC08完成數模轉換，由DAC032內部的電阻分壓網絡實現幅度控制，繼而經過二階巴特沃茲低通濾波器進行濾波，再經運放和三極管進行擴流，從而得到任意一種具有一定帶載能力的所需波形。
（3）基于單片機和FPGA的波形發生器（方案2）
基于單片機和FPGA的波形發生器（方案2）方框圖如圖1.3.8所示。系統采用可編程邏輯器件（FPGA）完成硬件掃描、模擬波形的發生及輸出到D/A，由單片機實現系統控制。
波形發生器采用直接數字合成技術，將要產生的波形數據存入FPGA的RAM中，然后在一定的頻率作用下使計數器循環計數，并且將計數器的輸出作為讀取波形存儲器RAM的地址，將讀出的波形數據送至D／A轉換器，D／A轉換器輸出的波形經低通濾波處理后，輸出光滑的模擬信號。FPGA采用ALTERA公司生產的高速FPGA芯片（EPF 10K10W84－4）， D／A轉換器采用DAC0832。
單片機的控制部分主要實現以下功能，將需要的波形數據存儲在EPROM 27C512中，單片機根據要輸出的波形獲取相應的數據，經處理后由8155的PA口傳輸給FPGA。單片機的P1口和P3口也與FPGA相連，作為控制口使用。FPGA接收到數據后存儲于自己的RAM中，采用硬件掃描技術將其發送給DAC0832（l），此時單片機也將由鍵盤輸入的幅值調整信息通過8155的PB口發送給DAC0832（2），用來控制 DAC0832（l）的輸出幅值。最后，波形模擬量經過4階巴特沃茲低通濾波器和穩幅電路后輸出。為了實現掉電存儲功能，單片機先將波形信息（幅值、頻率、采樣點數）存儲在具有非易失性數據存儲器的實時時鐘芯片（DS12887）中，系統啟動以后，單片機先將實時時鐘芯片中的存儲數據讀出，處理后并通過系統輸出，用以顯示上次掉電時的波形，然后轉到其他處理程序。
免費分享海量學習資源?mp.weixin.qq.com總結
以上是生活随笔為你收集整理的verilog设计简易正弦波信号发生器_电子设计竞赛教程-信号源类的全部內容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 手机照片导入电脑步骤_怎样把手机里的照片
- 下一篇： dubbo provider异步_dub