?

同一種工藝會產生若干不同的版本：例如臺積電的28nm，共有四個版本，LP（聚氮氧化硅28LP）、HPM（高K金屬閘28HP/28HPL/28HPM）、HPC、HPC+。[1] TSMC利用28HPC優化了移動和消費設備在性能和成本之間的平衡需求。28HPC+進一步提高了性能和降低泄漏。

1、28HPC/HPC+工藝相對于28LP/HP/HPL/HPM，能更好的控制全局慢速（slow slow global）和全局快速（fast fast global）工藝角，因此可以提高系統級芯片（Soc）性能。改良的性能可以使用較低驅動的邏輯單元來滿足關鍵時序路徑。

傳統開發的邏輯庫，包括總工藝角工藝、電壓、溫度（PVT）模擬試驗，可反映典型的P溝道和N溝道晶體管性能，最慢的（SS在3 sigma）和最快的（FF在3 sigma）。這些工藝角用于模擬典型的預期性能、最慢情況（setup）和最快情況（hold），且包括預期die和die之間、wafer和wafer之間以及lot和lot之間的變化，從而確保良率。

工藝變異性的降低，TSMC能夠提供高良率的新工藝角，稱為slow-slow global。工藝變異性改進可以使處理器運行速度提高10-15%，因此28HPC邏輯庫必須能夠支持在更高的速度下電路的額外動態功耗和電遷移要求。

2、TSMC對28HPC工藝進行更嚴格的工藝控制，可以減少對應工藝角中的20%漏電來降低功耗。28HPC+提高了15%的性能，降低了25%的漏電。

工藝變異性的改進降低了晶體管的泄露。另外，28HPC+改善了28HPM和28HPC上使用的高K金屬工藝，具有新的摻雜特性，并從高K金屬閘上分離了一些原子，提高了15%的性能和降低25%的漏電流。

3、28HPC和8HPC+都能減少面積。靈活的工藝規則，使得邏輯庫設計者可以設計出更小的可布線性更好的邏輯單元。同時，相對于前兩代而言，可以獲得更長的溝道長度，從而減少最高50%的漏電，不需要使用高成本的基于光刻的閘極偏置。

工藝改進帶動了TSMC設計規則的變化，使得邏輯庫相對于TSMC 28HPM可以有更多的柵極長度范圍。同時，新的靈活設計規則去除了一些光刻步驟，使得以30nm、35nm和40nm繪制的單元格能夠以稍大的柵極間距來改善性能或漏電。另外，靈活的設計規則和更高的性能，使設計人員能夠在邏輯庫中使用更矮的單元格高度，以便在一些能滿足時序要求的block設計中，得到更小的芯片面積。但是較矮的邏輯庫和實現更高速度之間存在一個折中，因為較矮的邏輯庫需要更大的驅動單元，從而有可能抵消面積節省。

4、在28HPC工藝中引入新的邏輯庫功能，如多重延遲、多重建立時間和多為觸發器（MBFF），可幫助設計人員優化處理器內核的性能和功耗。

?

?

?

?

[1]臺灣積體電路制造公司（簡稱為臺積電（TSMC））的28nm LP、HPM、HPC、HPC+四種不同處理器工藝版本的區別？ - 魏波 - CSDN博客
https://blog.csdn.net/weibo1230123/article/details/83420674

?

總結

以上是生活随笔為你收集整理的TSMC HPC工艺介绍的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。