▌本文來源：EETOP FPGA資源俠客?

臺(tái)積電的 Suk Lee 發(fā)表了題為“摩爾定律和半導(dǎo)體行業(yè)的第四個(gè)時(shí)代”的主題演講。Suk Lee表示，任何試圖從半導(dǎo)體行業(yè)傳奇而動(dòng)蕩的歷史中發(fā)掘出一些意義的事情都會(huì)引起我的注意。正如臺(tái)積電所解釋的那樣，半導(dǎo)體行業(yè)第四個(gè)時(shí)代的主旨就是合作。讓我們來仔細(xì)看看這個(gè)演講的內(nèi)容。

半導(dǎo)體的第一個(gè)時(shí)代——IDM

最初，晶體管是在貝爾實(shí)驗(yàn)室發(fā)明的，緊接著，德州儀器?(TI)做出了第一個(gè)集成電路。當(dāng)仙童半導(dǎo)體開發(fā)出第一個(gè)單片式集成電路時(shí)，事情開始變得非常有趣了?？匆豢聪旅孢@張由計(jì)算機(jī)歷史博物館提供的照片，它展示了一些參與這一開創(chuàng)性工作的早期先驅(qū)（我們稱其為八叛逆）。請注意，照片中的每個(gè)人都穿著夾克，打著領(lǐng)帶，這可是當(dāng)年半導(dǎo)體弄潮兒的標(biāo)配。

于是，第一個(gè)半導(dǎo)體時(shí)代誕生了——集成器件制造商時(shí)代，簡稱IDM。在這個(gè)時(shí)代，IDM包攬所有工作—芯片設(shè)計(jì)、基礎(chǔ)設(shè)施、芯片的實(shí)現(xiàn)和制造工藝。我是在一家面向IDM 的基礎(chǔ)設(shè)施領(lǐng)域、名為 RCA 的公司開始自己的職業(yè)生涯的。Suk 在演講中指出，在 IDM 時(shí)代，集成和發(fā)明是相輔相成的。創(chuàng)造一些全新事物的機(jī)會(huì)，總是非常令人興奮。定制芯片是 IDM 的主要領(lǐng)域。他們擁有完成這項(xiàng)工作所需的所有基礎(chǔ)設(shè)施、技術(shù)和人員。因此，定制芯片這個(gè)工作僅限于 IDM 或有足夠資金資助 IDM 進(jìn)行大規(guī)模開發(fā)的公司。隨著后來，當(dāng)我們開始進(jìn)入第二個(gè)半導(dǎo)體時(shí)代時(shí)，這一切都改變了。

第二個(gè)半導(dǎo)體時(shí)代——ASIC

LSI Logic 和 VLSI Technology 等公司是這一歷史階段的先驅(qū)?，F(xiàn)在，ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段，半導(dǎo)體行業(yè)開始出現(xiàn)分化。有了設(shè)計(jì)限制，出現(xiàn)了一個(gè)更廣泛的工程師社區(qū)，它們可以設(shè)計(jì)和構(gòu)建定制芯片。技術(shù)開始變得民主化、大眾化，世界從此變得不一樣了。

半導(dǎo)體的第三個(gè)時(shí)代——代工

從本質(zhì)上來看，第三個(gè)時(shí)代是第二個(gè)時(shí)代成熟的必然結(jié)果。集成電路設(shè)計(jì)和制造的所有步驟都開始變得相當(dāng)具有挑戰(zhàn)性。建立起一個(gè)生態(tài)系統(tǒng)，讓每家公司都能夠?qū)Ｗ⒂谒麄兊暮诵母偁幜?#xff0c;這是管理復(fù)雜性的一個(gè)好方法。這就是第三個(gè)時(shí)代所發(fā)生的事情。芯片的設(shè)計(jì)和實(shí)施由無晶圓廠半導(dǎo)體公司負(fù)責(zé)，設(shè)計(jì)基礎(chǔ)設(shè)施由 EDA 公司負(fù)責(zé)，工藝技術(shù)則交給代工廠來開發(fā)和交付。臺(tái)積電是這一階段的關(guān)鍵先驅(qū)。

半導(dǎo)體的第四個(gè)時(shí)代——開放式創(chuàng)新平臺(tái)

仔細(xì)觀察，我們即將回到原點(diǎn)。隨著半導(dǎo)體行業(yè)的不斷成熟，工藝復(fù)雜性和設(shè)計(jì)復(fù)雜性開始呈爆炸式增長。工藝技術(shù)、EDA、IP 和設(shè)計(jì)方法之間深?yuàn)W而微妙的相互作用對于與分解的供應(yīng)鏈進(jìn)行協(xié)調(diào)變得非常具有挑戰(zhàn)性。臺(tái)積電也是這個(gè)時(shí)代的先驅(qū)。

仔細(xì)觀察一下，我們又要回到原點(diǎn)了。隨著半導(dǎo)體行業(yè)的不斷成熟，工藝復(fù)雜性和設(shè)計(jì)復(fù)雜性開始呈爆炸式增長。工藝技術(shù)、EDA、IP 和設(shè)計(jì)方法之間深?yuàn)W而微妙的相互作用對于與分解的供應(yīng)鏈進(jìn)行協(xié)調(diào)變得非常具有挑戰(zhàn)性。臺(tái)積電也是這個(gè)時(shí)代的先驅(qū)。

臺(tái)積電意識(shí)到分解生態(tài)系統(tǒng)的各個(gè)部分之間需要大量的協(xié)調(diào)和溝通。需要一種將各個(gè)部分更緊密地結(jié)合在一起以促進(jìn)更好協(xié)作的方法。因此，臺(tái)積電開發(fā)了開放式創(chuàng)新平臺(tái)，或稱OIP。他們很早就開始了這項(xiàng)工作，剛開始這項(xiàng)工作時(shí)， 65 nm 還是前沿工藝。今天，OIP已經(jīng)成長為一個(gè)強(qiáng)大而充滿活力的生態(tài)系統(tǒng)。

臺(tái)積電提供的基礎(chǔ)設(shè)施為改進(jìn)協(xié)作和協(xié)調(diào)鋪平了道路，在其成員之間創(chuàng)建了一個(gè)虛擬 IDM。對臺(tái)積電的客戶來說，開放式創(chuàng)新平臺(tái)提供了整合模型和分解模型中最好的選擇。它改變了半導(dǎo)體行業(yè)的軌跡，為臺(tái)積電提供了實(shí)質(zhì)性的競爭優(yōu)勢。

這種模式可以帶來很多好處。執(zhí)行設(shè)計(jì)技術(shù)協(xié)同優(yōu)化 (DTCO) 的能力非常有用。下圖展示了臺(tái)積電 OIP 的覆蓋廣度。先進(jìn)的半導(dǎo)體技術(shù)需要一個(gè)生態(tài)村，一個(gè)大生態(tài)村。為了幫助您理解一些首字母縮略詞，DCA 代表設(shè)計(jì)中心聯(lián)盟，VCA 代表價(jià)值鏈聚合器。

臺(tái)積電OIP?

半導(dǎo)體一路走來，走到現(xiàn)在這個(gè)階段，是非常具有挑戰(zhàn)性和令人興奮的。臺(tái)積電引領(lǐng)了兩個(gè)半導(dǎo)體時(shí)代，我們的生活也因此變得更好了。我期待著半導(dǎo)體增長的下一階段以及它可能帶我們走向何方。現(xiàn)在，請記住，半導(dǎo)體的第四個(gè)時(shí)代的主旨就是協(xié)作。

- THE END -

學(xué)習(xí)Xilinx FPGA最好的資料其實(shí)就是官方手冊，下表總結(jié)了部分手冊的主要介紹內(nèi)容，關(guān)注我，持續(xù)更新中......

Verilog數(shù)字系統(tǒng)基礎(chǔ)設(shè)計(jì)-LFSR

推薦閱讀

【Vivado那些事】如何查找官網(wǎng)例程及如何使用官網(wǎng)例程

【Vivado使用誤區(qū)與進(jìn)階】總結(jié)篇

【Vivado那些事】Vivado中常用的快捷鍵（二）其他常用快捷鍵

SystemVerilog數(shù)字系統(tǒng)設(shè)計(jì)_夏宇聞 PDF

圖書推薦|ARM Cortex-M0 全可編程SoC原理及實(shí)現(xiàn)

簡談：如何學(xué)習(xí)FPGA

1202年了，還在使用虛擬機(jī)嗎？Win10安裝Ubuntu子系統(tǒng)及圖形化界面詳細(xì)教程

Github 上有哪些優(yōu)秀的 VHDL/Verilog/FPGA 項(xiàng)目

AD936x+ZYNQ搭建收音機(jī)（一）

AD936x+ZYNQ搭建OpenWIFI

無招勝有招-Vivado非工程模式下的詳細(xì)設(shè)計(jì)

追尋ARM的起源-Acorn電腦簡史及FPGA實(shí)現(xiàn)

面試中經(jīng)常會(huì)遇到的FPGA基本概念，你會(huì)幾個(gè)？

Xilinx FPGA MIPI 接口簡單說明

介紹一些新手入門FPGA的優(yōu)秀網(wǎng)站

Vivado ML（機(jī)器學(xué)習(xí)） 2021嘗鮮

推薦一些可以獲取免費(fèi)的國外的原版書籍（電子版）網(wǎng)站

【Vivado那些事】FPGA的配置方式

FPGA 的重構(gòu)

淺析FPGA局部動(dòng)態(tài)可重構(gòu)技術(shù)

ISP（圖像信號處理）算法概述、工作原理、架構(gòu)、處理流程

國產(chǎn)CPU概括

從電子游戲歷史看IC發(fā)展的助推劑

80年代電子游戲及電腦游戲的發(fā)展歷史

PCIe總線的基礎(chǔ)知識(shí)

萬字長文帶你回顧電子游戲的七十多年歷史（完整版）

FPGA中異步復(fù)位，同步釋放的理解

OpenFPGA系列文章總結(jié)

用Verilog設(shè)計(jì)一個(gè)16 位 RISC 處理器

介紹一些新手入門FPGA的優(yōu)秀網(wǎng)站（新增）

Verilog數(shù)字系統(tǒng)基礎(chǔ)設(shè)計(jì)-CRC

FPGA 的布局規(guī)劃藝術(shù)

總結(jié)

以上是生活随笔為你收集整理的半导体发展的四个时代的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。