?

在輸出3時寫1時上反向為0，下為1,1時MOS不接通，0接通

為1時上導通輸出高電平1；

為0時下導通輸出低電平0；

VDD為邏輯電源正

VSS為邏輯地

若為輸出狀態則施密特觸發器總為開

然后經過上拉下拉電阻輸出高低電平，此時施密特總為開；

若施密特開則總為讀

推挽輸出與開漏輸出不同之處在于推挽輸出兩個MOS都用，而開漏輸出則是只能選擇是否用下面的，若為高電平則下面的P-MOS截止，路不通默認由上拉電阻拉高

復用與不復用區別在于從哪里輸出

?

若為開漏輸出則只可以輸出強低電平，若為推挽輸出則強高低電平都可以輸出

輸入上拉，輸入下拉，及浮空狀態施密特觸發器都為開，而模擬輸入為關

輸入上拉默認為高電平，下拉為低電平。

可能有錯，以后改正

轉載于:https://www.cnblogs.com/a1113775906/p/10626582.html

總結

以上是生活随笔為你收集整理的GPIO8种方式小总结的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。