ref
https://www.cnblogs.com/Dinging006/p/9062051.html

振蕩電路產(chǎn)生

• 晶振，石英晶體的壓電效應(yīng)導(dǎo)致晶片的機(jī)械變形，而晶片兩側(cè)施加機(jī)械壓力又會產(chǎn)生電，形成振蕩。

  它的諧振頻率與晶片的切割方式、幾何形狀、尺寸有關(guān)，其振蕩電路可以獲得很高的頻率穩(wěn)定度，但是頻率無法做到很高。

• LC振蕩，電容Capacity的充電放電能夠存儲電能，而充放電的電流方向是反的，形成振蕩。可通過電壓等控制振蕩電路的頻率。

PLL(鎖相環(huán))(相位鎖栓回路，PhaseLockedLoop)作用

晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法改變。

為了實(shí)現(xiàn)根據(jù)電壓來調(diào)整輸出頻率的不同，芯片中高頻時(shí)鐘就需要一種叫做壓控振蕩器（Voltage Controlled Oscillator）的東西（顧名思義，VCO）。
可壓控振蕩器也有問題，其頻率不夠穩(wěn)定，而且變化時(shí)很難快速穩(wěn)定頻率。這就是標(biāo)準(zhǔn)開環(huán)系統(tǒng)所出現(xiàn)的問題，解決辦法就是接入反饋，使開環(huán)系統(tǒng)變成閉環(huán)系統(tǒng)，并且加入穩(wěn)定的基準(zhǔn)信號，與反饋比較，以便生成正確的控制。
為了將頻率鎖定在一個(gè)固定的期望值，提出鎖相環(huán)PLL，可以使高頻率振蕩器的頻率與基準(zhǔn)頻率的整數(shù)倍的頻率相一致

PLL倍頻電路

fr基準(zhǔn)信號為穩(wěn)定度很高的晶體振蕩電路信號，
鑒相鑒頻器PD（Phase Frequency Detector,PD,相位頻率比較器）：如果VCO的振蕩頻率與基準(zhǔn)頻率兩個(gè)信號之間有相位差存在時(shí)，便會產(chǎn)生相位誤差信號輸出。利用這個(gè)誤差信號，可以控制VCO的振蕩頻率，使VCO的相位與基準(zhǔn)信號的相位成為一致。

低通濾波器（LPF）：再經(jīng)過低通濾波器轉(zhuǎn)變成一個(gè)直流脈沖電壓

壓控振蕩器VCO（Voltage Controlled Oscillator）：根據(jù)輸入電壓，輸出對應(yīng)頻率的周期信號。利用變?nèi)荻O管（偏置電壓的變化會改變耗盡層的厚度，從而影響電容大小）與電感構(gòu)成的LC諧振電路構(gòu)成，提高變?nèi)荻O管的逆向偏壓，LC電路的諧振頻率提高，反之，降低逆向偏壓時(shí)，二極管內(nèi)電容變大，頻率降低。

VCO可以產(chǎn)生一定范圍的內(nèi)的任意頻率信號， 頻率由輸入的電壓決定， 但是它無法穩(wěn)定的輸出某一個(gè)頻率信號，所以外接的晶振時(shí)鐘就是用來作為參照的。 所以真正的倍頻的時(shí)鐘信號都是VCO產(chǎn)生的。 VCO能輸出的最高頻率就是這個(gè)PLL能產(chǎn)生的最高頻率了

反饋回路FL（Feedback Loop）：通常由一個(gè)分頻器(DIV)實(shí)現(xiàn)。

分頻器(DIV)：將VCO的輸出降低到與基準(zhǔn)信號相同級別的頻率才能在PD中比較

在此一電路中，假設(shè)fr>fo時(shí)，也即是VC0的振蕩頻率fo比fr低時(shí)。此時(shí)的相位比較器的輸出PD會如圖2所示，產(chǎn)生正脈波信號，使VCO的振蕩器頻率提高。相反地，如果fr<fo時(shí)，會產(chǎn)生負(fù)脈波信號。

如果想要倍頻，只需要將壓控振蕩器的輸出進(jìn)行分頻，比如二分頻，其中一部分分頻和輸入頻率得一樣，那么對應(yīng)輸出的頻率就是輸入頻率的二倍了。

想要實(shí)現(xiàn)分頻，只需要吧輸入的時(shí)鐘頻率分頻即可！

比如我基頻是10MHz，需要100MHz的頻率，那就得用VCO產(chǎn)生一個(gè)100MHz的頻率后10分頻，用鑒相器與基頻比較，輸出一個(gè)比較的波形后經(jīng)過低通濾波，用輸出電壓控制VCO的輸出。、

ref
https://blog.csdn.net/weixin_38071135/article/details/90003814

總結(jié)

以上是生活随笔為你收集整理的锁相环PLL的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。