【硬件设计】降压电源电路设计
文章目錄
- 【硬件設計】降壓電源電路設計
- 一、前言
- 二、低壓差降壓電源設計
- 三、高壓差降壓電源設計
- 四、電源中的隔離
- 4.1 電源隔離
- 4.2 模數隔離
【硬件設計】降壓電源電路設計
摘要:
- 單片機電源電路如何設計?
- 如何設計 12V 轉 5V ?
- 如何設計 5V 轉 3.3V 電路?
- 電源隔離和模數隔離是什么?
一、前言
搞嵌入式開發不僅僅局限于軟件層面,肯定要掌握一些基本的原理圖設計,以及 2 層板的 PCB 布線,在設計開發板的過程中,我們的電子元件經常要使用到各種電壓,這些電壓一般情況下由更高的電壓降壓獲得,比如我們有電源 12V,想獲得 5V 和 3.3V 電壓,就可以使用降壓芯片來降壓獲得,但電源設計時也需要注意一些要點,注意一下降壓芯片和降壓電路使用場景,稍有不慎用錯地點就會導致翻車,輕則少幾頓飯,重則重開
二、低壓差降壓電源設計
低壓差降壓電路,是指輸入電壓和輸出電壓的壓差較小,大概 1.5V-3V 左右,這個電路的設計一般使用線性 LDO,即線性穩壓源,該穩壓源工作在線性區,簡單說就是電阻分壓,只能用于降壓變換,輸出電流基本上等于輸入電流,當輸入輸出壓差大時,系統轉換效率較低,功耗也會變的很高,一般在單片機設計中經常使用 AMS1117 來進行低壓差電壓設計,因為電路簡單,比如 5V 降壓到 3.3V:
只需要一個芯片,加幾個電容即可進行降壓,成本低,降壓效果也不錯
可能你看到這個電路,就想那我能不能用 LDO 來將 12V 降壓到 5V 呢?這里我極不推薦使用線性穩壓源來降壓 12V 以獲取 5V 電壓,12V 到 5V 間的壓差是 7V,如果電流稍微大一點,功耗會極高,說白了就是發熱嚴重,就算你只接一個單片機,加個 TFT 屏幕,AMS 都會發熱嚴重,所以線性 LDO 只適合低壓差降壓,高壓差不推薦(輸出電流極小的情況也可以考慮)
三、高壓差降壓電源設計
高壓差的電源設計,推薦使用開關電源進行降壓,開關電源簡單的理解就是對輸入電源進行開關,對輸出進行處理后獲取一個電壓輸出,在單片機設計中,高壓差降壓一般使用開關電源來處理
因為在高壓差的情況下,開關電源效率高,功耗小,尤其在需要輸出電流較大的情況下發熱不會太嚴重,一般單片機我們的供電是 12V 的直流,想要用它來獲取 5V 的直流,所以推薦使用 DC-DC 開關電源轉換電路,就是對 DC(直流)電源進行開關,獲取 DC(直流)輸出
開關電源一般外部元件較多,設計布局要稍微注意注意,這里我展示一個常用的大電流開關電源設計(12V - 5V),使用 XL4015 電源芯片,轉換效率可達95%,電流最高可達 5A!
四、電源中的隔離
4.1 電源隔離
單片機電源設計中經常會遇到一些需要隔離的情況,比如說我使用光耦隔離模塊來控制一個外部電路的導通,而外部電路也需要使用到單片機的供電,如果我們直接將單片機電源提供給外部的電路,那光耦隔離等于沒有做了,要想徹底隔離開,電源也要做隔離,一般有兩種方法:
- 用兩套電源
- 使用一套電源,但在不同電源間加隔離芯片,比如下面的光耦隔離電路,單片機的電源和光耦控制電路輸出的電源使用隔離芯片進行隔離
4.2 模數隔離
除了電源的隔離,在一些模擬電路和數字電路之間會產生干擾,比如
- 地線阻抗不是0,當電流流經它時就會有電壓降,使得各處的參考地電壓不再相同,尤其是數字電路上的脈沖干擾電壓影響模擬電路,數字信號一般為矩形波,帶有大量的諧波。如果電路板中的數字地與模擬地沒有從接入點分開,數字信號中的諧波很容易會干擾到模擬信號的波形。
- 同樣模擬信號為高頻或強電信號時,也會影響到數字電路的正常工作
所以我們對模擬電路和數字電路也要做模數隔離,常用的方法就是將兩塊電路的 GND 單獨加 0 歐電阻然后接入到電源地,因為 0 歐電阻單點接地,可以限制噪聲,同時因為 0 歐電阻也有阻抗,對所有頻率的噪聲都有衰減作用,可以限制噪聲電流通過,具體接法如下面的原理圖所示:
總結
以上是生活随笔為你收集整理的【硬件设计】降压电源电路设计的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: iar怎么新建立项目_请简述IAR中创建
- 下一篇: Vmware安装centos镜像和设置N