FPGA系統(tǒng)性學(xué)習(xí)筆記連載_Day15【狀態(tài)機(jī)、自動(dòng)售貨機(jī)】 【原理及verilog仿真】篇

本系列為FPGA系統(tǒng)性學(xué)習(xí)學(xué)員學(xué)習(xí)筆記整理分享，如有學(xué)習(xí)或者購(gòu)買開(kāi)發(fā)板意向，可加交流群聯(lián)系群主。

連載《叁芯智能fpga設(shè)計(jì)與研發(fā)-第15天》 【狀態(tài)機(jī)、自動(dòng)售貨機(jī)】 【原理及verilog仿真】

原創(chuàng)作者：紫楓術(shù)河 轉(zhuǎn)載請(qǐng)聯(lián)系群主授權(quán)，否則追究責(zé)任

本篇文章記錄狀態(tài)機(jī)的感念、及用狀態(tài)機(jī)實(shí)現(xiàn)一個(gè)自動(dòng)售貨機(jī)的實(shí)驗(yàn)

一、狀態(tài)機(jī)基本概念

狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號(hào)按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)

相關(guān)信號(hào)動(dòng)作、完成特定操作的控制中心。有限狀態(tài)機(jī)簡(jiǎn)寫為FSM（Finite State Machine），主要分為2大類：

1.1、摩爾型，輸出只與狀態(tài)寄存器的輸出狀態(tài)有關(guān)

1.2、米粒型，輸出不僅與狀態(tài)寄存器的輸出狀態(tài)有關(guān)，還與組合邏輯的輸入有關(guān)

1.3、狀態(tài)機(jī)的狀態(tài)個(gè)數(shù)必須是有限的

二、有限狀態(tài)機(jī)

有限狀態(tài)機(jī)是一種概念性機(jī)器，它能采取某種操作來(lái)響應(yīng)一個(gè)外部事件。

1.1、具體采取的操作不僅能取決于接收到的事件；

1.2、還取決于各個(gè)事件的相對(duì)發(fā)生順序。

之所以能做到這一點(diǎn)，是因?yàn)闄C(jī)器能跟蹤一個(gè)內(nèi)部狀態(tài)，它會(huì)在收到事件后進(jìn)行更新。

總結(jié)

以上是生活随笔為你收集整理的FPGA系统性学习笔记连载_Day15【状态机、自动售货机】 【原理及verilog仿真】篇的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。