cpu与外设接口，cpu时序控制、电源时序控制（电源IC控制）
目錄
1、cpu與外設(shè)和存儲器數(shù)據(jù)交換分別通過兩種接口連接：I/O接口和存儲器接口
2、89C51單片機(jī)時鐘電路和時序控制
3、CPU—指令周期，時序產(chǎn)生器和控制方式（重要）
3.1、時序控制方式
4、使用通用電源IC實現(xiàn)電源時序控制的電路
1、cpu與外設(shè)和存儲器數(shù)據(jù)交換分別通過兩種接口連接：I/O接口和存儲器接口
CPU與外部設(shè)備?
2、89C51單片機(jī)時鐘電路和時序控制
?89c51時序控制
?
?
3、CPU—指令周期，時序產(chǎn)生器和控制方式（重要）
計組學(xué)習(xí)筆記之CPU(2)——指令周期，時序產(chǎn)生器和控制方式_樂樂樂樂培的博客-CSDN博客_cpu時序
?取指+執(zhí)行
指令周期：
CPU從內(nèi)存中取出一條指令，并執(zhí)行完畢的時間總和。
CPU周期：
又稱機(jī)器周期，一般為從內(nèi)存讀取一條指令字的最短時間
時鐘周期：
也叫節(jié)拍脈沖或T周期，是計算機(jī)工作的基本時間單位。
3.1、時序控制方式
時序控制方式為同步控制方式、異步控制方式和同異步聯(lián)合控制方式3類。
同步控制方式
同步控制方式又稱固定時序控制方式或無應(yīng)答控制方式。任何指令的執(zhí)行或指令中每個微操作的執(zhí)行都受事先安排好的時序信號的控制，每個時序信號的結(jié)束就意味著一個微操作或一條指令已經(jīng)完成、隨即開始執(zhí)行后續(xù)的微操作或自動轉(zhuǎn)向下一條指令的執(zhí)行。
在同步控制方式中，每個周期狀態(tài)中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位及時標(biāo)工作脈沖。不同的指令，微操作序列和操作時間也不一樣。對同步控制方式要以最復(fù)雜指令的實現(xiàn)需要作為基準(zhǔn)，進(jìn)行控制時序設(shè)計。
同步控制方式設(shè)計簡單，操作控制容易實現(xiàn)。但大多數(shù)指令實現(xiàn)時，會有較多空閑節(jié)拍和空閑工作脈沖，形成較大數(shù)量的時間浪費，影響和降低指令執(zhí)行的速度。
異步控制方式
異步控制方式又稱可變時序控制方式或應(yīng)答控制方式。執(zhí)行一條指令需要多少節(jié)拍，不作統(tǒng)一規(guī)定，而是根據(jù)每條指令的具體情況而定，需要多少時標(biāo)信號，控制器就產(chǎn)生多少時標(biāo)信號。這種控制方式的特點是：每一條指令執(zhí)行完畢后都必須向控制時序部件發(fā)回一個回答信號．控制器收到回答信號后，才開始下一條指令的執(zhí)行。
這種控制方式的優(yōu)點是每條指令都可以在最短的、必需的節(jié)拍時間內(nèi)執(zhí)行完畢。指令的運(yùn)行效率高；缺點是由于各指令功能不一樣．微操作步序列長、短、繁、簡不—致，節(jié)拍個數(shù)不同。控制器需根據(jù)情況加以控制，故控制線路比較復(fù)雜。
異步工作方式在計算機(jī)中得到了廣泛的應(yīng)用。例如，CPU對內(nèi)存的讀寫操作，I/o設(shè)備與內(nèi)存的數(shù)據(jù)交換等一般都采用異步工作方式以保證執(zhí)行時的高速度。
在單總線結(jié)構(gòu)的計算機(jī)中，通過總線進(jìn)行數(shù)據(jù)交換，一般采用主從關(guān)系，異步工作方式。占用總線控制權(quán)的設(shè)備稱為主設(shè)備，與主設(shè)備進(jìn)行數(shù)據(jù)交換的設(shè)備稱為從設(shè)備，這種以主設(shè)備為參考點，向從設(shè)備發(fā)比信息或接收從設(shè)備送來的信息的工作關(guān)系，稱為主從關(guān)系。異步工作方式一般采用兩條定時控制線來實現(xiàn)。人們把這兩條控制線稱為“請求”線和“回答”線。當(dāng)系統(tǒng)中兩個部件A和B進(jìn)行數(shù)據(jù)交換時，若A發(fā)出“請求”信號，則必須有B的“回答”信號進(jìn)行應(yīng)答，這次操作才是有效的。否則無效。
同異步聯(lián)合控制方式
現(xiàn)代計算機(jī)系統(tǒng)中一般采用的方式是同步控制和異步控制相結(jié)合的方式，即聯(lián)合按制方式。對不同指令的各個微操作實行大部分統(tǒng)一、小部分區(qū)別對待的方法。一般的設(shè)計思想是在功能部件內(nèi)部采用同步控制方式，而在功能部件之間采用異步控制方式，并且在硬件實現(xiàn)允許的情況下，盡可能多地采用異步控制方式。
例如，在一般微型機(jī)中，CPU內(nèi)部基本時序節(jié)扣關(guān)系采用同步控制方式，按多數(shù)指令的需要設(shè)置節(jié)拍數(shù)目與順序，但對某些指令的控制要求可能不夠用，這時采取插入節(jié)拍、延長節(jié)柏或延長周期時間的方式，使之滿足各指令的需要。這些控制時序均體現(xiàn)了基本同步控制、局部異步協(xié)調(diào)控制的思想。再例如，當(dāng)CPU要訪問存儲器時，在發(fā)送讀/寫命令后。存儲器進(jìn)入異步工作方式，當(dāng)存儲器訪問完畢以后，會向CPU發(fā)回一個信號，表示解除對同步時序的凍結(jié)，機(jī)器又按同步時序運(yùn)行(或發(fā)出一個WAIT信號凍結(jié)，不發(fā)信號時解除凍結(jié))。
4、使用通用電源IC實現(xiàn)電源時序控制的電路
上一篇文章中介紹了使用通用電源IC實現(xiàn)電源時序控制電路的“電源時序規(guī)格①”的控制電路。本文先介紹使用通用電源IC實現(xiàn)電源時序控制電路中，電源導(dǎo)通時的時序工作。
電源時序控制的正確方法，你掌握了嗎？_上電和關(guān)斷時序
電源時序控制的五個方法，你知道幾個？
電源時序控制器
一般而言，其工作原理是：當(dāng)?shù)谝粋€調(diào)節(jié)器的輸出電壓達(dá)到預(yù)設(shè)閾值時，就會開始一段時間延遲，延遲結(jié)束后才會使能后續(xù)調(diào)節(jié)器上電。關(guān)斷期間的程序與此相似。時序控制器也可以用于控制電源良好信號等邏輯信號的時序，例如：對器件或微處理器施加一個復(fù)位信號，或者簡單地指示所有電源均有效。
最后的建議
如今大部分要求高速和低功耗的電路PCB上都需要多個電源，例如：+1.8 V、+2.0 V、+2.5 V、+3.3 V、+5 V、?5 V、 +12 V和?12 V。?為PCB上的這些電源供電并不是一件輕而易舉的事情。必須仔細(xì)分析，設(shè)計一個正確可靠的上電和關(guān)斷序列。采用分立設(shè)計變得越來越困難，解決之道就是采用電源時序控制IC，只要改變一下代碼就能改變上電順序，而不用變更PCB布局布線。
電源時序規(guī)格①：電源導(dǎo)通時的時序工作
來源：導(dǎo)通時序和斷開時序
Post list for 時序
正如在之前的文章中介紹過的，規(guī)格①的時序是依次進(jìn)行1.2V、3.3V、1.5V三個系統(tǒng)的輸出。下面將按順序?qū)υ摃r序工作進(jìn)行說明。在介紹中，將施加1.2V的工作表述為“第一階段”，將施加3.3V的工作表述為“第二階段”，將施加1.5V的工作表述為“第三階段”，將三個系統(tǒng)均導(dǎo)通的狀態(tài)表述為“電源工作時”。在各階段的圖中，與說明相對應(yīng)的部分用紅色來表示。
v在初始狀態(tài)下，Enable引腳為“L”電平，三個DCDC輸出均為零。
第一階段電源導(dǎo)通時的工作
1) 將Enable引腳設(shè)置為“H”電平以啟動電源。
2) 由于DCDC 1的EN引腳通過二極管D1變?yōu)椤癏”，因此DCDC 1啟動。
3) 當(dāng)DCDC 1的輸出電壓從0V上升到1.2V時，Power Good 1的輸出由“L”電平變?yōu)椤癏”電平，下一級的DCDC 2的EN引腳變?yōu)椤癏”電平。
4) Power Good 3和Power Good 4的IN引腳被二極管D2和D4賦予“H”電平，因此PGOOD引腳(輸出)保持高阻抗。
第二階段電源導(dǎo)通時的工作
1) DCDC 2的EN引腳變?yōu)椤癏”電平，因此DCDC 2啟動。
2) 當(dāng)DCDC 2的輸出電壓從0V上升到3.3V時，Power Good 2的輸出由“L”變?yōu)椤癏”，下一級DCDC 3的EN引腳變?yōu)椤癏”。
第三階段電源導(dǎo)通時的工作
1) DCDC 3的EN引腳變?yōu)椤癏”電平，因此DCDC 3啟動。
2) DCDC 3的輸出電壓從0V上升到1.5V，至此，三個系統(tǒng)的電源均處于工作狀態(tài)(電源工作時的主要節(jié)點狀態(tài)見單獨給出的圖示)。
中央處理器CPU——控制器 - 理想主義者的長征路 - 博客園
總結(jié)
以上是生活随笔為你收集整理的cpu与外设接口，cpu时序控制、电源时序控制（电源IC控制）的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： jsDelivr的正确打开方式
- 下一篇： STM32CubeMX 读取DS18B2