单电源放大器
放大器是構(gòu)筑模電大廈最基礎(chǔ)的磚石，它是一種有源器件，需要供電才能工作，電源的不同選擇和設(shè)置也會(huì)對放大器參數(shù)性能產(chǎn)生影響，因此，不管您是已入職場的設(shè)計(jì)人員，還是在正在學(xué)習(xí)電路設(shè)計(jì)的學(xué)生，都應(yīng)該對放大器電源有更多的了解。
目錄
電源的電壓范圍
電壓范圍由什么決定？
放大器電源分類
閱讀數(shù)據(jù)手冊
可以工作在+/-3.3V嗎？
最小供電電壓是多少？
最大供電電壓是多少？
單電源放大器
什么叫單電源放大器？
單電源放大器電路
單電源供電缺點(diǎn)
放大器供電怎么選
0V和-5V供電可以嗎？
去耦電容
去耦電容去掉行不行？
儲(chǔ)能的角度說明電容去耦
去耦電容選多大
DC-DC還是LDO？
如果要選DC-DC
電源的電壓范圍
電壓范圍由什么決定？
選擇一個(gè)放大器的時(shí)候，電源范圍是首先要確定的指標(biāo)，這由應(yīng)用的需求來定，比如系統(tǒng)里其他器件的供電為單電源5V，那么如果放大器也可以單電源供電，那么對電源的設(shè)計(jì)就會(huì)簡單；如果系統(tǒng)的輸入信號比較大，比如±10V，那么此時(shí)放大器供電最好為±15V。
芯片廠家在設(shè)計(jì)放大器時(shí)，電源范圍是多少，同樣也由應(yīng)用需求決定。芯片廠家會(huì)研發(fā)相應(yīng)的工藝來應(yīng)對不同的電源需求。
放大器這一類產(chǎn)品發(fā)展了幾十年，市場需要什么樣電源范圍的產(chǎn)品，這些產(chǎn)品需要什么樣的工藝，基本已經(jīng)定型。
探索無止盡，未來還會(huì)陸續(xù)涌現(xiàn)新的市場需求，促使廠商來改善工藝，來做出產(chǎn)品滿足市場。
放大器電源分類
-
低壓：最大供電電源<6V
-
中壓：最大供電電源在10V~18V之間?
-
高壓：最大供電電源在24V~44V之間?
-
超高壓：最大供電電源>50V
閱讀數(shù)據(jù)手冊
要知道放大器的電源供電范圍，最好的方法是查詢數(shù)據(jù)手冊——以器件ADA4077-2為例：
可以工作在+/-3.3V嗎？
根據(jù)數(shù)據(jù)手冊可得Specifled ?正負(fù)5V到正負(fù)15V，Opera-tes 正負(fù)2.5V 到正負(fù)15V，根據(jù)此參數(shù)進(jìn)行評估測量就能征得ADA4077-2能否可以工作在+/-3.3V。
最小供電電壓是多少？
最小電源參考上圖，但僅供參考，無法保證。這張圖表中橫軸是供電電源，縱軸的是供電電流。對于不同的溫度，可以看到曲線的趨勢是基本一樣的，都是先上升，到一定階段之后就變平了。以- 40 度藍(lán)色的波形為例，該波形上升到大概可能 3.2 V 左右就開始變平。所以對于這個(gè)器件來講，在低溫工作時(shí)，最小供電電壓大約為3.2 V，當(dāng)電源電壓更低時(shí)則無法正常工作。高溫的時(shí)候，最小的電源電壓可以更低。
最大供電電壓是多少？
大參考下圖，absolute maximum ratings 描述了器件最大的供電能超過36V。另外，實(shí)際設(shè)計(jì)時(shí)，需留有一定裕量，比如5%。
單電源放大器
什么叫單電源放大器？
在某些器件的數(shù)據(jù)手冊描述中，可以能看到Single Supply的字樣描述，說明該器件是單電源放大器。?
單電源放大器定義為輸入可以到負(fù)電源軌道的放大器，可簡化電源設(shè)計(jì)。比如V+接5V，V-接地的情況下，+IN可以接0V到地。? ?
需要注意的是，不是所有的運(yùn)放都是單電源放大器，但所有的運(yùn)放都可以單電源供電工作，但要注意此時(shí)的輸入信號范圍和輸出信號范圍。
單電源放大器電路
單電源供電時(shí)的放大器電路往往需要特殊處理：為了使電路能調(diào)理正負(fù)信號，放大器輸入需要加入偏置電壓。以下圖為例，直流偏置電路在同相輸入端（紅色區(qū)域），由+Vs通過兩個(gè)100k電阻得到Vs/2的直流偏置電壓，電容C2決定了低通截止頻率，當(dāng)C2為0.1uF時(shí)，截止頻率為32Hz（1/（6.28*50k*0.1u）=32Hz），如果使用更大的電容可以濾出更多的噪聲，使得直流偏置信號更干凈，但更大的電容意外上電后，輸出需要更長的時(shí)間來穩(wěn)定到Vs/2。由于放大器電路也會(huì)對偏置進(jìn)行放大，因此在電路的下半增益部分加入了電容C1。反相放大電路（圖右）也可同理進(jìn)行分析。
單電源供電缺點(diǎn)
-
為實(shí)現(xiàn)更大的動(dòng)態(tài)范圍，需要選擇較貴的單電源運(yùn)放或是軌到軌運(yùn)放。
-
直流偏置電路中的電阻會(huì)帶來額外的噪聲。?
-
偏置電流流過直流偏置電阻會(huì)引入額外的直流電壓誤差。當(dāng)然可以在負(fù)輸入端加電阻來做平衡使得偏置電流的影響抵消，但有的運(yùn)放是無法抵消的，且增加的電阻會(huì)帶來噪聲。
-
為了濾除噪聲加的大電容，使得直流偏置電路的時(shí)間常數(shù)很大，導(dǎo)致上電后輸出會(huì)緩慢爬升到Vs/2。
放大器供電怎么選
0V和-5V供電可以嗎？
以LTC2066為例，這是一個(gè)供電范圍為1.7V~5.25V的放大器，一般使用正負(fù) 2.5 伏供電，或者+5V和0V供電，那是否可以使用零伏和負(fù)五伏來提供給正電源和負(fù)電源管腳供電呢？
上圖為LTC2066的簡單框圖，一般放大器是沒有配置地管腳的，這與很多其他類型的芯片是不一樣的。即使是單電源供電中-V接地，而非真正地有接地管腳。放大器就是這么定義的。它只需要知道待調(diào)理的信號，或是調(diào)理完的信號，與+V和-V供電電源有一定的相對關(guān)系，就能正確無誤地完成它的功能。（注意+V--V需要是正信號，且在放大器允許的電源范圍內(nèi)）通過LTspice進(jìn)行仿真，使用0V和-5V供電的情況下，可以發(fā)現(xiàn)該器件能夠正常工作，參數(shù)指標(biāo)沒有受到影響。
在測試放大器參數(shù)指標(biāo)時(shí)，一般是雙電源供電進(jìn)行測試。根據(jù)LTC2066芯片資料，其中Vs=5v，vcm=Vout=Vs/2，實(shí)際在測試時(shí)，采用的是±2.5V供電，輸入共模信號為0V。放大器輸入信號和輸出信號處在其允許范圍的最中間時(shí)，表現(xiàn)是最好的。
用0V和-5V供電給+V和-V時(shí)，如果輸入共模信號為-2.5V那么此時(shí)的參數(shù)指標(biāo)可以參考上圖。此時(shí)輸出信號只能是負(fù)信號，輸出只能是灌電流。
去耦電容
去耦電容去掉行不行？
大多數(shù)的芯片資料都會(huì)提到有關(guān)去耦電容的建議，不加去耦電容有可能電路能正常工作，但非常不建議。
一般情況下，可以用0.1uF的去耦電容，放在放大器電源管腳附近，電容一端接電源管腳，另一端就近接地，低容值電容的高頻特性較好，可以移除高頻噪聲避免進(jìn)入放大器。在電路位置不夠時(shí)，可以用幾個(gè)放大器共用一個(gè)大電容。
在需要低頻去耦或是放大器輸出快速變化的大信號時(shí)，需要大容值的電容（注意電容的額定電壓需要大于電源電壓）
上圖所示的電路中，存在寄生電感主要考量，比如LVs+為去耦電容的等效電感，Lp為電源芯片輸出到放大器供電管腳的電感。
儲(chǔ)能的角度說明電容去耦
只要電容足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負(fù)載瞬態(tài)電流需求，從而保證負(fù)載芯片電壓的變化在容許范圍內(nèi)。這里，電容預(yù)先存儲(chǔ)了一部分電能，在負(fù)載需要的時(shí)候釋放出來，此時(shí)電容擔(dān)負(fù)的是局部電源的角色。?
假設(shè)在低頻段，比如10kHz，低頻信號在電感上產(chǎn)生的感抗可以忽略，電容的ESL（寄生電感）可以近似等于0。當(dāng)負(fù)載瞬間（10kHz）需要大電流的時(shí)候，電容可以通過ESR向負(fù)載供電，供電的實(shí)時(shí)性很高，ESR只是消耗了一部分電量，但不影響供電的實(shí)時(shí)性。由于頻率比較低，放電時(shí)間比較長（頻率的倒數(shù)），所以電容的容量大一些，可以長時(shí)間放電。
同樣大的電容，假設(shè)負(fù)載突變的頻率較高（幾十MHz），那么當(dāng)負(fù)載瞬態(tài)變化的時(shí)候ESL上形成的感抗不容忽視，這個(gè)感抗會(huì)產(chǎn)生一個(gè)反向電動(dòng)勢去阻止電容向負(fù)載供電負(fù)載實(shí)際獲得電流的瞬態(tài)性能比較差，電容電流無法供應(yīng)瞬間的電流突變。盡管電容容量很大，但由于ESL較大，此時(shí)的大容量儲(chǔ)能發(fā)揮不了作用。頻率較高，電容給負(fù)載供電的時(shí)間縮短（頻率的倒數(shù)），不需要電容有大的儲(chǔ)能要降低電容的ESL，選擇小封裝的小電容，另外走線對于高頻，關(guān)鍵的因素是ESL，長度引入的電感也會(huì)折算到ESL參數(shù)里，所以小電容一定要靠近pin。
輸入為1V時(shí)，有無去耦電容的波形影響???去耦電容選多大
既然去耦電容可以幫助輸出波形更加平整，在電路中必不可少，那么如何選取容值呢？可以從阻抗的角度來理解電容去耦，其中C1為去耦電容：
從AB兩點(diǎn)向左看過去，穩(wěn)壓電源以及去耦電容一起，可以看成一個(gè)復(fù)合的電源系統(tǒng)。理想情況下，不論AB兩點(diǎn)間負(fù)載需要的瞬態(tài)電流如何變化，電源都可以保證AB兩點(diǎn)間電壓保持穩(wěn)定。這就要求電源系統(tǒng)的輸出阻抗Z要足夠低。通過去耦電容可以達(dá)到這一要求，可以說去耦電容降低了電源系統(tǒng)的阻抗。從電路原理的角度來說，可得到同樣結(jié)論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。
同理，也可以根據(jù)目標(biāo)阻抗計(jì)算電容量，以該電路為例：要去耦的電源為40V，容許電壓波動(dòng)0.05%，瞬態(tài)電流500mA
目標(biāo)阻抗Zx=40V*0.0005/0.5=0.04
假設(shè)負(fù)載頻率是1MHz
4uF電容阻抗=0.040（C=1/（6.28*1M*0.04）=4uF）
負(fù)載頻率處于電容自諧振點(diǎn)以上時(shí)
電容阻抗由ESL決定
假設(shè)ESL為1nH去耦電容的最高有效頻率
0.04/（6.28*1n）=5.3MHz
負(fù)載頻率降低時(shí)，需要的去耦電容容值更大
根據(jù)以上計(jì)算。可得電容最小要4uF，才能保證低阻抗，并且ESL要小，ESL直接影響去耦電容的最高有效頻率。
需要注意的是，以上內(nèi)容均為理論計(jì)算，實(shí)際應(yīng)用中還需要驗(yàn)證實(shí)測以獲得最佳選值。
DC-DC還是LDO？
如果要選DC-DC
電源芯片有很多指標(biāo)，從影響放大器性能的角度看，DC-DC的開關(guān)頻率紋波及噪聲指標(biāo)比LDO都要差很多（100kHz~2MHz開關(guān)頻率，200mVpp最差紋波）
一般來說，在對精度或噪聲有要求的場合，建議用LDO來為放大器供電。
如果傾向于DC-DC電源的其他諸多優(yōu)點(diǎn)，那么可以由開關(guān)頻率紋波幅度，噪聲水平，再結(jié)合選定放大器的電源抑制比PSRR+和PSRR-，來簡單分析電源波動(dòng)時(shí)對放大器輸出（輸入）的影響，是否在容忍范圍內(nèi)。最后盡量進(jìn)行一次實(shí)測，以判斷DC-DC電源是否會(huì)對放大器產(chǎn)生影響。
PSRR定義為電源波動(dòng)時(shí)對放大器輸出（輸入）的影響，△Vio為輸出的變化，△Vs為電源的波動(dòng)。理想情況下，△Vs不會(huì)對△Vio產(chǎn)生影響。
以上圖所示的PSRR圖表所示，可以看到開關(guān)頻率在100kHz的情況下，PSRR約為40dB，如果電源紋波為100mV，根據(jù)公式就可以計(jì)算出輸出紋波為1mV。
在某些應(yīng)用中，既要求極致性能，又得考慮電源效率（DC-DC電源更好），需要實(shí)測來驗(yàn)證。
下面左圖是用很好的DC-DC電源為放大器供電，測得的THD+N，右圖是LDO供電的THD+N，THD+N相差4.4個(gè)dB。
可得出結(jié)論為DC-DC電源表現(xiàn)不錯(cuò)，但比LDO還是差一點(diǎn)，需要按照實(shí)際的需求選擇供電的方式。
總結(jié)
- 上一篇： MATLAB极坐标与xy坐标互相转换_不
- 下一篇： catia linux,面向 Linux