module cy4(input ext_clk_25m, //外部輸入25MHz時(shí)鐘信號(hào)input ext_rst_n, //外部輸入復(fù)位信號(hào)，低電平有效output reg clk_12m5 //二分頻時(shí)鐘信號(hào));always @(posedge ext_clk_25m or negedge ext_rst_n) if(!ext_rst_n) clk_12m5 <= 1'b0;else clk_12m5 <= ~clk_12m5;endmodule

總結(jié)

以上是生活随笔為你收集整理的二分频电路及代码的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。