主要內容：
本課程設計是根據計算機時鐘信號原理設計一個含有控制模塊、計時模
塊、顯示模塊三個模塊的精確度達到10ns的數字秒表。

課程設計的目的
本次設計的目的就是在掌握EDA實驗開發系統的初步使用基礎上，了解EDA技術，對計算機系統中時鐘控制系統進一步了解，掌握狀態機工作原理，同時了解計算機時鐘脈沖是怎么產生和工作的。在掌握所學的計算機組成與結構課程理論知識時。通過對數字秒表的設計，進行理論與實際的結合，提高與計算機有關設計能力，提高分析、解決計算機技術實際問題的能力。通過課程設計深入理解計算機結構與控制實現的技術，達到課程設計的目標。

本設計包括課設報告和代碼
下面是截圖：

模計數器代碼：
該模塊部分VHDL 源程序如下:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY count60 IS
PORT( en,Reset,clk: in STD_LOGIC;
qa: out STD_LOGIC_VECTOR(3 DOWNTO 0);
qb: out STD_LOGIC_VECTOR(3 DOWNTO 0);
rco: OUT STD_LOGIC);
END count60;

總結

以上是生活随笔為你收集整理的VHDL数字秒表的设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。