數字電路基礎知識

數字量、模擬量

數制和編碼
二、八、十、十六、BCD碼(2421、8421、5121、格雷碼、余3碼、余3循環碼)

邏輯代數
與、或、非、與非
表示方式:函數表達式、真值表、邏輯圖、卡諾圖

組合邏輯電路

• 概述
  輸出僅與輸入有關,無記憶功能.
• 設計
  – 小規模集成電路(門電路)
  ??邏輯功能->真值表->最簡函數表達式->邏輯圖
  – 中規模(集成模塊)
  – 大規模(可編程邏輯器件)
• 競爭與冒險
  – 產生原因:信號有傳輸時間
  – 識別:同時具有原變量和反變量
  ??F=A$\overline{\text{A}}$??1冒險
  ??F=A+$\overline{\text{A}}$?0冒險
  – 消除
  ??重新邏輯設計:F=A$\overline{\text{C}}$+BC+AB

組合邏輯電路模塊

編碼器
二進制編碼器(2ⁿ->n)-具有互相排斥輸入的編碼器 優先編碼器

譯碼器
二進制譯碼器(n->2ⁿ)
顯示譯碼器

數據選擇器
八選一數據選擇器

數值比較器

加法器(基礎)

• 半加器(input A、B | output S(sum)、C(向高位的進位))
  
• 全加器
  
  

時序邏輯電路

概述

定義：任意時刻的輸出不僅取決于當時的輸入信號，而且還與以前的輸入有關。

存儲電路：雙穩態電路——鎖存器、觸發器

– RS鎖存器（交叉反饋結構）
?S_D置位?R_D復位
?置位 S_D=1，R_D=0；
?復位 S_D=0，R_D=1；
?保持 S_D=0，R_D=0；
?禁止出現 S_D=1，R_D=1；

– 門控RS鎖存器（控制端C，電平觸發）

– D鎖存器：將輸入端的單路數據D存入到鎖存器中的電路
?控制門電路+RS鎖存器

鎖存器存在的問題——空翻
?當控制信號在一次有效狀態期間，輸出狀態發生多次變化。
?有害，使時序電路不能按照時鐘節拍工作，造成系統錯誤。
– 主從D觸發器（邊沿觸發）

描述方法（RS鎖存器為例）

• 特性表（狀態轉換真值表）
  反映輸入變量、原狀態、新狀態之間關系的一種真值表。
  原狀態：Q_n，新狀態Q_n+1
  如圖：
  
• 特性方程
  - 狀態圖
  
• 波形圖

寄存器和計數器

• 寄存器（能夠存儲多位二進制數碼發時序電路）
  
  
  • 移位寄存器（單向、雙向）
    以右移寄存器為例：

• 計數器（計數、定時、分頻）
  eg：模16同步（共用1個時鐘）加法計數器
  
  
  異步
  

設計與分析

• 分析
  根據已知的電路圖寫出對應的函數式（輸入方程、狀態方程（驅動方程）、輸出方程 ）
  根據得到的函數式寫出對應的特性表
  根據得到的特性表畫出對應的狀態圖
  根據得到的狀態圖分析出對應的邏輯規律

• 設計
  根據已知的邏輯規律畫出對應的狀態圖
  根據得到的狀態圖寫出對應的特性表
  根據得到的特性表寫出對應的函數式
  根據得到的函數式畫出對應的電路圖

把外部提供輸入變量的電路稱為米里型電路
把內部反饋提供輸入變量的電路稱為摩爾型電路——序列信號發生器（自啟動電路）

總結

以上是生活随笔為你收集整理的锆石 Hello FPGA 笔记——part1 数字电路篇的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。