面的模擬ic設(shè)計工程師，在這里做一下回顧總結(jié)

面試是技術(shù)面試官（Technical interviewer）直接面的，首先自我介紹之后問了一些關(guān)于簡歷上競賽的東西，哪些是自己親自參與做的，就介紹一下競賽的項目。
然后問在雙級運放的版圖設(shè)計上遇到的困難有哪些，我說主要是版圖面積的優(yōu)化吧，問了在差分對的版圖繪制上當時做什么處理了嗎，當時對差分對版圖就剩下“四方交叉”這一點的映像了，就回答了。TI后面問在DRC的過程中遇到的問題，怎么解決的。其實做drc時候主要就是一些低級的間距問題，遺留的問題可能就是金屬密度調(diào)整，當時金屬密度報錯，要求在百分之30-50之間，也個問題實驗時因為不涉及流片就直接忽略了。后面又問了lvs，回答的不好。
然后看簡歷問了一些bandgap的基本工作原理，直接讓在后面黑板上畫bandgap的mos結(jié)構(gòu)，因為當時記得不太清楚還有寫地方畫錯了，然后ti把錯誤修改過來講為什么會這樣，當時還讓用一句話說明電壓基準源的工作原理，當時有點緊張，想了一會說正溫度系數(shù)和負溫度系數(shù)結(jié)構(gòu)西格瑪一塊生成一個和溫度不相關(guān)的基準電壓源，這樣說ti是肯定得。后面問了在bandgap仿真設(shè)置的細節(jié)。
因為做過LDO的一些皮毛的仿真設(shè)計，后面問了關(guān)于在ldo電路中我當時設(shè)計的運放設(shè)計時增益是多少，可能確實有點緊張加上記得不太清楚，就說了45-60dB，20dB的誤差太大，直接裂開了，之后問到了stb的仿真細節(jié)，配置時候頻率特性，電容配置，這些直接說忘記了，確實是不會。期間手算了跨導(dǎo)和電流鏡的一些參數(shù)，跨導(dǎo)還算錯了。
最后ti總結(jié)說自己說話不拐彎，要想勝任模擬ic設(shè)計這個崗位我的模擬知識儲備還差很多，他們用的是28nm制承，設(shè)計會更加復(fù)雜，如果進來的話要先從基準源和基本的運放設(shè)計這樣的小模塊設(shè)計做起，后面是否能獨立擔(dān)大一些的項目和怎么發(fā)現(xiàn)要看自己，他最擔(dān)心的是花大力氣培養(yǎng)出人跳槽走了，就很難受。
最后問我有什么其他問題，我就直接問了為什么模擬ic設(shè)計的崗位會讓我來面，據(jù)我所知這個崗位都是碩士起步的。ti說明了為什么要碩士起招，以及本科培養(yǎng)的難度，如果我想要進研究院這個崗位需要向上面申請打報告什么的，可能確實是缺人。然后聊了一些考研究生不要就認準學(xué)術(shù)，建議考工程類的，就業(yè)上沒有區(qū)別。面試了一個小時，出來的時候就用手機記事本記下來了，可以參考參考。

非常推薦大家關(guān)注我剛開通的 公眾號【FPGA開發(fā)筆記】，我每天都會更新分享發(fā)布自己在FPGA開發(fā)過程中的心得和收貨，也會分享一些硬件電路、模擬IC設(shè)計、電子DIY、嵌入式軟件相關(guān)的文章。

總結(jié)

以上是生活随笔為你收集整理的模拟ic设计工程师面试总结的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。