? ? ? ?

目錄

路徑與路徑延遲

? ? ? ? 時序路徑的分類

時鐘偏斜

? ? ? ? 概念

????????負(fù)時鐘偏斜

? ? ? ? 正時鐘偏斜

? ? ? ? 解決辦法

時鐘抖動

? ? ? ? 概念

?????????解決辦法

---

????????我們上一節(jié)提到了一些基礎(chǔ)的時序參數(shù)，這一節(jié)我們來補充一下有關(guān)于路徑與路徑延遲，以及時鐘偏斜（Clock Skew）和時鐘抖動（Clock jitter）的內(nèi)容。

路徑與路徑延遲

? ? ? ? 我們上一節(jié)知道，系統(tǒng)的最小時鐘周期與延遲息息相關(guān)，所以我們說系統(tǒng)的性能主要取決于路徑延遲。那么什么叫路徑呢？

路徑指FPGA器件內(nèi)的信號在同步元件之間，同步元件與器件引腳之間以及器件引腳與引腳之間的傳播途徑。

? ? ? ? 路徑延遲也叫路徑時間，是指信號從起始斷電傳播到終止端點所用的時間，其大小與路徑中包含的組合邏輯規(guī)模以及布局布線情況密切相關(guān)。?

? ? ? ? 時序路徑的分類

Clock - to - Setup 路徑

Clock - to - Pad路徑

Clock Input路徑

Pad - to - Setup路徑

Setip - to - Clock - at - the - Pad路徑

Clock - Pad - to - Output - Pad路徑

Pad? - to - Pad 路徑

時鐘偏斜

? ? ? ? 概念

? ? ? ? 時鐘偏斜是一個時鐘信號沿著同一個時鐘網(wǎng)絡(luò)到達(dá)源寄存器和目標(biāo)寄存器的時間差。?

? ? ? 如圖所示兩個寄存器的時鐘信號由于布線長度等原因會產(chǎn)生相位差。

????????負(fù)時鐘偏斜

? ? ? ? ?當(dāng)目標(biāo)寄存器的時鐘早于源寄存器的時鐘時，時鐘偏斜稱為負(fù)時鐘偏斜，我們需要注意到，此時最小時鐘周期 = 路徑延遲 + 時鐘偏斜。

? ? ? ? 大家可能不太能理解這個關(guān)系，我給大家捋一遍：如果存在負(fù)時鐘偏移的情況下，最小時鐘周期等于路徑延遲，由于目標(biāo)寄存器提早觸發(fā)，那么目標(biāo)寄存器的建立時間將得不到保證，會產(chǎn)生亞穩(wěn)態(tài)。因此最小時鐘周期要大于路徑延遲。

? ? ? ? 正時鐘偏斜

??

? ? ? ? 當(dāng)源寄存器的時間比目標(biāo)寄存器早時，時鐘偏斜稱為正時鐘偏斜。此時最小時鐘周期等于 路徑延遲減去時鐘偏斜。

? ? ? ? 這是因為目標(biāo)寄存器相當(dāng)于延遲觸發(fā)，因此便可以縮小時鐘周期，由此我們也可以看出，正時鐘偏斜有利于提高時鐘周期。

? ? ? ? 解決辦法

? ? ? ? 解決時鐘偏移的一個主要的辦法就是 盡量使用FPGA專用的時鐘資源，或者是由DLL和PLL產(chǎn)生的時鐘資源，這樣能最大限度地避免時鐘偏移的產(chǎn)生。

時鐘抖動

? ? ? ? 概念

? ? ? ? 時鐘抖動是指在芯片的某一個給定點上時鐘周期發(fā)生暫時性變換，即相鄰兩個時鐘周期之間存在時間差值，例如上圖。

?????????解決辦法

選擇相位噪聲特性好的晶體振蕩器

采用適合的邏輯電平，并且以差分的形式傳輸時鐘信號

謹(jǐn)慎處理印刷電路板上的時鐘走線

采用FPGA片內(nèi)的鎖相環(huán)PLL對輸入時鐘進(jìn)行鎖相

? ? ? ? 本節(jié)到此結(jié)束，Over~?

總結(jié)

以上是生活随笔為你收集整理的一起学时序分析之延迟与时钟偏斜和抖动的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。