原文地址點擊這里：

前一節我們已經詳細解釋了旁路電容在數字電路系統中所起的基本且重要作用，即儲能與為高頻噪聲電流提供低阻抗路徑，盡管還并未給旁路電容的這些功能概括一個“高大上”的名字，然而旁路電容所起的終極作用就是為了電源完整性（Power Integrity, PI），它與信號完整性（Signal Integrity, SI）均為高速數字PCB設計中的重要組成部分，后續有機會我們將會進行詳細講解。

事實上，旁路電容的這兩個基本功能在某種意義上來講是完全統一的：你可以認為旁路電容的儲能為高頻開關切換（充電）提供瞬間電荷，從而避免開關產生的高頻噪聲向距離芯片更遠的方向擴散，因為開關切換需要的能量已經在靠近芯片的旁路電容中獲取到了，你也可以認為旁路電容提供了高頻噪聲電流的低阻抗路徑，從而避免了高頻開關時需要向更遠的電源索取瞬間電荷能量。

有一定經驗的工程師都會發現：旁路電容的容值大多數為0.1uF（100nF），這也是數字電路中最常見的，如下圖所示為FPGA芯片的旁路電容：

那這個值是怎么來的呢？這一節我們就來討論一下這個問題。

前面已經提到過，實際的電容器都有自諧振頻率，考慮到這個因素，作為數字電路旁路電容的容量一般不超過 1uF，當然，容量太小也不行，因為儲存的電荷無法滿足開關切換時瞬間要求的電荷，那旁路電容的容量到底應該至少需要多大呢？我們用最簡單的反相器邏輯芯片（74HC04）實例計算一下就知道了。

實際芯片的每個邏輯門基本結構如下圖所示（以下均來自Philips 74HC04數據手冊）

而每個CMOS反相器的基本結構如下圖所示（具體參考文章【邏輯門（1）】）：

每個邏輯非門（Gate）由三個反相器串聯組成，如下圖所示（芯片為什么會這樣設計可參考文章“邏輯門”）：

上圖中，C_I表示芯片信號引腳的輸入電容（Input capacitance），C_L表示輸出負載電容（Output Load capacitance）。對于每一級反相器，后一級反相器的輸入電容C_I即作為前一級開關的輸出負載電容，當然，反相器開關本身也會有一定的輸出寄生電容，它們也包含在C_L內，一個邏輯非門（包含三個反相器）的所有等效負載電容就是內部邏輯陣列開關在切換時需要向電源VDD索取能量的來源（換言之，開關切換時需要對這個等效負載電容進行充放電操作），這個邏輯陣列開關等效電容在數據手冊中通常用C_PD（power dissipation capacitance per gate）表示，如下圖所示 ：

注意：在這個數據手冊中，C_PD是一個邏輯非門（Per Gate）的開關等效電容。

在74HC04芯片中，C_PD就相當于是C_L1、C_L2、C_L3的等效電容（不一定是簡單的相加），而C_L4取決于芯片外接負載，因此，我們也可以將電路等效如下圖所示：

有人問：這個公式怎么來的？權威么？我書讀得少，不要騙我！數據手冊中有呀，如下圖所示：

上圖中的公式分成了兩個部分，但結構是一模一樣的，前面一部分與我們給出的公式是相同的，表示芯片內部邏輯陣列開關等效負載電容C_PD的功耗，而后一部分與芯片外接負載CL有關（也稱之為等效IO開關電容），輸出引腳IO連接有多少個負載，就將相應負載電容C_L的功耗全部計算起來，如下圖所示：

有人問：輸入電容C_I就不計算進去嗎？乖乖，對于芯片輸出引腳連接的負載而言，負載的輸入電容C_I就是引腳的等效負載電容C_L呀，輸出負載連接（并聯）越多，則等效負載電容C_L就越大，消耗的功率也就越大，如下圖所示：

一般而言，C_L（C_I）值是總是相對容易找到的，數據手冊中通常都會有，因為輸出連接什么負載你肯定是知道的，但C_PD卻不一定在數據手冊能查得到，因此，我們在計算芯片的功耗時可能會分為芯片內與芯片外兩個部分。

最基礎的數據計算方法我們已經知道了，有兩種方法可以估算旁路電容的最小容量：

第一種計算方法思路：邏輯陣列開關等效電容（C_PD）需要獲取足夠的電荷能量，那芯片的旁路電容的容量必定不能比芯片總C_PD更小，通常旁路電容的容量比芯片總C_PD大25～100倍，我們稱其為旁路電容倍乘系數（bypass capacitor multiplier，這里取個中間數50），由于74HC04包含六個邏輯非門，從數據手冊上也可以查到C_PD約為21pF，因此，芯片總C_PD應為21pF×6=126pF，再考慮到50倍的旁路電容系數，旁路電容的容量必須要大于126pF×50=6.3nF。

以上計算的是芯片輸出未連接負載的情況，假設反相器后面并接了10個邏輯非門（CMOS門電路的扇出系數一般為20～25），則此時等效電路如下圖所示：

對于門1 來說，此時芯片的輸出負載電容C_L=10×C_I=10×7pF=70pF，對于整個系統而言，這個C_L也可以算是門1的邏輯陣列開關等效電容，因為從圖上可以看出，它消耗的是門1的電源能量（而不是門2～門11），這樣根據上述同樣的算法，門1外接旁路電容的容量至少應為（21pF+70pF）×50=4.55nF，當然，這只是一個邏輯非門的計算結果，如果芯片中其它5個非門也是同樣的負載連接，則需要的旁路電容容量至少應為4.55nF×6=27.3nF，在考慮到電路設計裕量情況下，我們可以直接選擇100nF的旁路電容。

那功耗P_D計算的意義在哪里？前面我們是走了狗屎運，芯片夠簡單，所以數據手冊里提供了C_PD的具體值，但更多的應用場合下是沒有辦法直接獲取這個值的，我們看看更大規模集成芯片的情況。

總結

以上是生活随笔為你收集整理的透彻详解（3）旁路电容100nF_0.1uF的由来计算的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。