可测性设计技术
????????傳統(tǒng)的設(shè)計(jì)過(guò)程和測(cè)試過(guò)程是分開(kāi)的，而且測(cè)試往往只在設(shè)計(jì)階段的后期才被考慮。近年來(lái)，測(cè)試越來(lái)越早地被考慮并出現(xiàn)在設(shè)計(jì)過(guò)程中，被稱為“可測(cè)性設(shè)計(jì)”。可測(cè)性設(shè)計(jì)的主要思路就是在設(shè)計(jì)之初就考慮關(guān)于測(cè)試方面的設(shè)計(jì)，并在設(shè)計(jì)階段著手解決測(cè)試問(wèn)題，它主要通過(guò)調(diào)整復(fù)用芯片原有的部分邏輯或者加入一些不影響芯片功能的邏輯電路，從而降低芯片的測(cè)試難度。
????????可測(cè)性用來(lái)描述制造出的芯片被全面測(cè)試的難易程度，它包括可控性和可觀測(cè)性兩個(gè)方面：
- 可控性：衡量對(duì)待測(cè)電路內(nèi)部測(cè)試點(diǎn)進(jìn)行置位的控制能力
- 可觀測(cè)性：衡量獲取待測(cè)電路測(cè)試點(diǎn)當(dāng)前狀態(tài)的能力
????????可測(cè)性設(shè)計(jì)的目標(biāo)就是提高可測(cè)性和可控性，使待測(cè)電路對(duì)測(cè)試者透明。要實(shí)現(xiàn)實(shí)時(shí)觀測(cè)電路的運(yùn)行狀態(tài)，并在特定的時(shí)候人為去掌控整個(gè)電路的狀態(tài)完成測(cè)試。對(duì)于可測(cè)性設(shè)計(jì)技術(shù)，有以下兩個(gè)評(píng)價(jià)方向：
????????在實(shí)際設(shè)計(jì)過(guò)程中，所設(shè)計(jì)的可測(cè)性設(shè)計(jì)電路結(jié)構(gòu)應(yīng)該能夠使加入該結(jié)構(gòu)后的電路具有較高的可測(cè)性，同時(shí)要兼顧產(chǎn)生的額外冗余最低。這兩個(gè)指標(biāo)往往是相悖的，想要得到較高的可測(cè)性就要求加入更多的測(cè)試電路，而這無(wú)疑將增加面積；想降低額外消耗和面積，那就要犧牲可測(cè)性，所以，一個(gè)好的可測(cè)性設(shè)計(jì)技術(shù)就是要合理權(quán)衡這兩個(gè)指標(biāo)，目前業(yè)界常用的幾種可測(cè)試性設(shè)計(jì)技術(shù)，主要有掃描技術(shù)、邊界掃描技術(shù)和內(nèi)建自測(cè)試技術(shù)等。
一、掃描技術(shù)
????????時(shí)序電路的直接測(cè)試往往是難以實(shí)現(xiàn)的，掃描設(shè)計(jì)通常能很好地解決這一問(wèn)題。
????????掃描設(shè)計(jì)的主要思想就是把難以進(jìn)行測(cè)試的電路轉(zhuǎn)化為可測(cè)的電路。要實(shí)現(xiàn)這一目標(biāo)，需要把電路中原有的一般觸發(fā)器用可觀測(cè)可控制的掃描觸發(fā)器進(jìn)行代替，這些掃描觸發(fā)器串接到一起形成掃描鏈（Scan Chain，SC），這樣，在測(cè)試模式下，就可以通過(guò)掃描鏈來(lái)串行移入移出測(cè)試數(shù)據(jù)，實(shí)現(xiàn)對(duì)整個(gè)電路的控制和觀測(cè)。單個(gè)掃描觸發(fā)器代替一般觸發(fā)器的例子如圖：
?????????可以看到，掃描觸發(fā)器在原始觸發(fā)器的基礎(chǔ)上在數(shù)據(jù)輸入端D 增加了一個(gè)多路選擇器，用以實(shí)現(xiàn)對(duì)輸入數(shù)據(jù)的選擇，其中Scan_in 是掃描數(shù)據(jù)輸入端口，Scan_enable 是輸入選擇控制端，Scan_out 復(fù)用原始輸出端Q。常見(jiàn)的掃描觸發(fā)器的工作模式有正常工作模式和掃描移位模式兩種：
????????（1） 正常工作模式：Scan_enable 為0 時(shí)，此時(shí)為正常工作模式，D 輸入端選通，Q 作為輸出端，數(shù)據(jù)從D 輸入，從Q 輸出；
????????（2） 掃描移位模式：Scan_enable 為1 時(shí)，此時(shí)為掃描移位模式，Scan_in輸入端選通，Scan_out 作為掃描輸出，測(cè)試數(shù)據(jù)由Scan_in 輸入，由Scan_out 輸出。
????????將掃描觸發(fā)器單元連接在一起，就構(gòu)成了掃描設(shè)計(jì)的基本結(jié)構(gòu)。根據(jù)是否所有的寄存器都是掃描單元并已連接到掃描鏈，可以將掃描設(shè)計(jì)分為全掃描和部分掃描。
????????通常為了提高電路的性能，我們往往排除那些不符合可測(cè)性設(shè)計(jì)規(guī)則的寄存器，這樣設(shè)計(jì)得到的電路一般介于全掃描和部分掃描之間。
?????????對(duì)加入掃描設(shè)計(jì)后的電路進(jìn)行測(cè)試時(shí)，我們首先設(shè)置模式選擇端sc_en 為1，電路處于掃描移位模式，向掃描輸入端口sc_in 打入測(cè)試向量，比如101，通過(guò)掃描鏈傳至每個(gè)掃描寄存器；然后我們?cè)O(shè)置sc_en 端口為0，電路進(jìn)入正常工作模式，并行向三個(gè)原始輸入端口A，B，C 打入激勵(lì)；從輸出端口Q 捕獲響應(yīng)數(shù)據(jù)，分析響應(yīng)數(shù)據(jù)就可以達(dá)到測(cè)試目的。
二、邊界掃描（JTAG）技術(shù)
????????邊界掃描技術(shù)是由聯(lián)合測(cè)試行動(dòng)小組(Joint Test Action Group，JTAG)提出的一種旨在解決PCB板間測(cè)試問(wèn)題的解決方案，又稱為JTAG 標(biāo)準(zhǔn)。邊界掃描設(shè)計(jì)大大提高了板級(jí)測(cè)試效率，簡(jiǎn)化了測(cè)試和診斷過(guò)程，是可測(cè)性設(shè)計(jì)中的關(guān)鍵技術(shù)。
????????邊界掃描技術(shù)與前文所述的掃描設(shè)計(jì)的不同之處在于：邊界掃描技術(shù)是在電路的輸入輸出引腳與內(nèi)部邏輯電路之間增加邊界掃描單元（Boundary Scan Cell，BSC），并將他們連成掃描通路，
而后者是將電路中的原有的普通時(shí)序修改復(fù)用成具有掃描功能的單元，然后連成通路。
????????邊界掃描技術(shù)的主要實(shí)現(xiàn)思路是在芯片每個(gè)輸入輸出引腳和芯片內(nèi)部邏輯之間插入邊界掃描單元，并將他們以串行形式連接到一起形成一條掃描路徑。這樣，通過(guò)邊界掃描單元既可以捕捉到引腳的輸入數(shù)據(jù)和內(nèi)部邏輯電路的輸出數(shù)據(jù)，又可以人為可控的將外部測(cè)試數(shù)據(jù)施加到內(nèi)部邏輯電路。
????????邊界掃描設(shè)計(jì)可以實(shí)現(xiàn)三個(gè)方面的測(cè)試：
????????(1) 芯片級(jí)測(cè)試，也就是可以對(duì)芯片本身進(jìn)行測(cè)試和調(diào)試。測(cè)試時(shí)，使芯片工作在測(cè)試模式，通過(guò)芯片輸入引腳輸入測(cè)試數(shù)據(jù)，并觀察串行移位的輸出響應(yīng)達(dá)到測(cè)試目的，必要時(shí)也可進(jìn)行調(diào)試；
????????(2) 板級(jí)測(cè)試，即檢測(cè)PCB 板和集成電路之間的互連情況。其原理是將PCB板上具有邊界掃描功能的芯片中的掃描寄存器連接起來(lái)，通過(guò)合適的測(cè)試向量，可以發(fā)現(xiàn)元件是否存在丟失或者擺放錯(cuò)誤，以及檢測(cè)引腳的開(kāi)路和短路故障。
????????(3) 系統(tǒng)級(jí)測(cè)試，在板級(jí)集成后，可以通過(guò)對(duì)板上可編程邏輯器件或者Flash的在線編程，實(shí)現(xiàn)系統(tǒng)級(jí)測(cè)試。
????????邊界掃描設(shè)計(jì)結(jié)構(gòu)遵循IEEE1149.1 標(biāo)準(zhǔn)設(shè)計(jì)，一般包括具有4 或5 個(gè)引腳的測(cè)試存取通道（Test Access Port，TAP），一組邊界掃描寄存器（Boundary ScanRighter，BSR），指令寄存器（Instruction Register，IR），可選的數(shù)據(jù)寄存器（DataRegister，DR），旁路寄存器（Bypass Register，BR）和一個(gè)TAP 控制器（TAPController）。
????????IEEE1149.1 標(biāo)準(zhǔn)規(guī)定TAP 必須有4 個(gè)標(biāo)準(zhǔn)信號(hào)和一個(gè)可選信號(hào)，它們分別是TCK，TMS，TDI，TDO，TRST：
- TCK 是JTAG 的時(shí)鐘信號(hào)，
- TDI是測(cè)試數(shù)據(jù)輸入信號(hào)，
- TDO 是測(cè)試數(shù)據(jù)輸出信號(hào)，
- TRST 是測(cè)試復(fù)位信號(hào)，低電平有效，
- TMS（Test Mode Select）是測(cè)試模式選擇信號(hào)，由于測(cè)試過(guò)程中需要通過(guò)TAP 控制器產(chǎn)生移位，讀數(shù)據(jù)，寫(xiě)數(shù)據(jù)等各種狀態(tài)，所以需要設(shè)置一個(gè)模式選擇信號(hào)來(lái)控制TAP 控制器產(chǎn)生相應(yīng)的控制信號(hào)。?
????????邊界掃描寄存器是邊界掃描中最重要的結(jié)構(gòu)單元，它可以存儲(chǔ)從內(nèi)部電路中捕獲的數(shù)據(jù)，也可以存儲(chǔ)從外部電路輸入的數(shù)據(jù)，這些數(shù)據(jù)可以被串行移到掃描路徑上的下一個(gè)掃描寄存器，也可以被直接輸入到內(nèi)部電路。
????????指令寄存器由移位寄存器和鎖存器兩部分組成，當(dāng)經(jīng)過(guò)TDI 串行輸入指令，指令被送入鎖存器，保存當(dāng)前指令，并通過(guò)譯碼單元識(shí)別當(dāng)前指令。當(dāng)執(zhí)行某些指令時(shí)，解碼所得信號(hào)將控制相應(yīng)的數(shù)據(jù)寄存器對(duì)電路的運(yùn)行狀態(tài)進(jìn)行配置。
????????數(shù)據(jù)寄存器包括兩種，一種是設(shè)備ID 寄存器，用于存放設(shè)備的ID 號(hào)；另一種是對(duì)應(yīng)于相應(yīng)指令的邊界掃描寄存器，允許設(shè)置電路進(jìn)入某些特定狀態(tài)，比如MBIST 寄存器。
????????旁路寄存器用于跳過(guò)不需要測(cè)試的電路，使TDI 和TDO 直連，使輸入輸出之間的掃描路徑最短化，縮短測(cè)試路徑，提高測(cè)試效率。
????????AP 控制器是一個(gè)具有16 種狀態(tài)的有限狀態(tài)機(jī)，它受模式選擇信號(hào)TMS 和時(shí)鐘信號(hào)TCK 控制，產(chǎn)生各種控制信號(hào)，控制待測(cè)電路進(jìn)入相應(yīng)狀態(tài)。
????????邊界掃描技術(shù)提供了5個(gè)對(duì)外接口，可以實(shí)現(xiàn)人為可控的向內(nèi)部電路輸入數(shù)據(jù)，從而設(shè)置內(nèi)部電路的作狀態(tài)，是很多測(cè)試技術(shù)的基礎(chǔ)。邊界掃描技術(shù)降低了對(duì)測(cè)試設(shè)備的要求，減少了對(duì)測(cè)試引腳的占用，但是邊界掃描技術(shù)的實(shí)現(xiàn)需要增加少量測(cè)試電路，對(duì)芯片的工作速度有一定影響。
三、內(nèi)建自測(cè)試（BIST）技術(shù)
???????內(nèi)建自測(cè)試是一種可測(cè)性設(shè)計(jì)技術(shù)，其特點(diǎn)是測(cè)試產(chǎn)生與測(cè)試應(yīng)用是通過(guò)內(nèi)建的硬件電路完成的。其基本原理是把測(cè)試電路嵌入到待測(cè)電路內(nèi)部，僅需要外部必要的控制信號(hào)就能在電路內(nèi)部產(chǎn)生測(cè)試激勵(lì)并得到測(cè)試響應(yīng)，通過(guò)測(cè)試響應(yīng)和期望響應(yīng)確定電路是否存在故障。
????????將測(cè)試電路移植到待測(cè)電路內(nèi)部，使內(nèi)建自測(cè)試技術(shù)具有其它測(cè)試技術(shù)所不具備的很多優(yōu)點(diǎn)：簡(jiǎn)化了測(cè)試步驟，不需要大量的測(cè)試圖形產(chǎn)生，減少了測(cè)試時(shí)間，減少了輸入輸出引腳，降低了測(cè)試成本。另外，測(cè)試電路建立在待測(cè)電路所在的芯片上，使得測(cè)試電路可以在電路工作時(shí)鐘頻率下進(jìn)行測(cè)試，這種測(cè)試稱為全速測(cè)試（at_speed testing），但是它增加了芯片設(shè)計(jì)的復(fù)雜性。
????????
????????一般由以下幾個(gè)部分組成：?
總結(jié)
- 上一篇： jdbc处理银行转账事务
- 下一篇： 有限域算数运算